利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

30 条记录 (耗时 0.02 秒)

    Dispositif à MOSFET sur SOI
    1.
    发明公开
    Dispositif à MOSFET sur SOI 审中-公开
    SOI-MOSFET Vorrichtung

    公开(公告)号：EP1947686A2

    公开(公告)日：2008-07-23

    申请号：EP08100640.5

    申请日：2008-01-18

    申请人： STMicroelectronics (Crolles 2) SAS ,  COMMISSARIAT A L'ENERGIE ATOMIQUE

    发明人： Coronel, Philippe ,  Fenouillet-Beranger, Claire

    IPC分类号： H01L21/336 ,  H01L21/84 ,  H01L27/12

    CPC分类号： H01L21/84 ,  H01L21/823807 ,  H01L21/823878 ,  H01L27/1203 ,  H01L27/1207 ,  H01L29/78648

    摘要： Dispositif (1) à MOSFET sur SOI, comprenant :
    - une région supérieure (102) comportant au moins un premier dispositif semi-conducteur (106) de type MOSFET réalisé sur une première couche de semi-conducteur (118) empilée sur une première couche diélectrique (126), une première couche métallique (128a) et une première portion (132a) d'une seconde couche de semi-conducteur,
    - une région inférieure (104) comportant au moins un second dispositif semi-conducteur (134) de type MOSFET réalisé sur une seconde portion (132b) de la seconde couche de semi-conducteur (132), une grille (128b) du second dispositif semi-conducteur étant formée par au moins une portion métallique,

    la seconde couche de semi-conducteur étant disposée sur une seconde couche diélectrique (146) empilée sur une seconde couche métallique (148).

    摘要翻译： 器件（1）具有包括MOSFET型半导体器件即P沟道MOS晶体管（106）的上部区域（102），金属栅极（108）布置在半导体层（118）上。 下部区域（104）具有设置在另一半导体层的部分（132b）上的MOSFET型半导体器件，即N沟道MOS晶体管（134），其中层由应变硅制成。 晶体管（134）具有由金属层的一部分形成的栅极（128b）。 后半导体层布置在堆叠在另一金属层（148）上的绝缘层（146）上。 还包括用于制造绝缘体上硅MOSFET器件的方法的独立权利要求。

    Procédé de réalisation d'un transistor MOS et circuit intégré correspondant
    2.
    发明公开
    Procédé de réalisation d'un transistor MOS et circuit intégré correspondant 有权
    Herstellungsverfahren阴极MOS晶体管。

    公开(公告)号：EP1746643A1

    公开(公告)日：2007-01-24

    申请号：EP06291159.9

    申请日：2006-07-18

    申请人： STMicroelectronics ( Crolles 2) SAS ,  COMMISSARIAT A L'ENERGIE ATOMIQUE

    发明人： Coronel, Philippe ,  Gallon, Claire ,  Fenouillet-Beranger, Claire

    IPC分类号： H01L21/762

    CPC分类号： H01L21/76254

    摘要： Pour réaliser un transistor MOS sur un substrat en silicium (SOI) placé sur une couche d'oxyde enterré (BOX), le transistor étant réalisé dans une zone active du substrat délimitée par une région isolante, on forme la région isolante, on réalise une région de grille et des régions de source et de drain qui délimitent entre elles un canal de sorte que la région de grille s'étende au-dessus du canal.
    La région isolante est réalisée en procédant à une formation localisée d'une zone en matériau apte à être gravé sélectivement par rapport au silicium, en gravant sélectivement ledit matériau, et en déposant un matériau diélectrique à l'endroit de la gravure.
    En outre, la gravure est réalisée postérieurement à la réalisation de la région de grille.

    摘要翻译： 该方法包括限定绝缘区域，以及形成栅极区域（G），限定沟道的源极和漏极区域，使得栅极区域在沟道上方延伸。 绝缘区域是通过局部地形成由硅 - 锗合金形成的区域而形成的，相对于硅选择性地蚀刻合金并在蚀刻的位置沉积介电材料。 在沉积在掩埋氧化物层上方的形成绝缘体上半导体衬底上的栅极区域之后进行蚀刻。 对于包括金属氧化物半导体晶体管的集成电路，还包括独立权利要求。

    Capteur d'images éclairé par la face arrière à température de substrat uniforme
    5.
    发明公开
    Capteur d'images éclairé par la face arrière à température de substrat uniforme 有权
    Bildsensor，der von derRückseitebeleuchtet wird mit einheitlicher Substrattemperatur

    公开(公告)号：EP1883112A1

    公开(公告)日：2008-01-30

    申请号：EP07112649.4

    申请日：2007-07-17

    申请人： ST MICROELECTRONICS S.A. ,  COMMISSARIAT A L'ENERGIE ATOMIQUE ,  STMicroelectronics (Crolles 2) SAS

    发明人： Cazaux, Yvon ,  Coronel, Philippe ,  Fenouillet-Béranger, Claire ,  Roy, François

    IPC分类号： H01L27/146

    CPC分类号： H01L27/14634 ,  H01L27/14632 ,  H01L27/1464 ,  H01L27/14687

    摘要： L'invention concerne un capteur d'images comprenant des cellules photosensibles comportant des photodiodes (D) et au moins un circuit supplémentaire à forte dissipation thermique comportant des transistors (M 7 , M 8 ). Le capteur d'images est réalisé de façon monolithique et comprend une couche (60) d'un matériau semiconducteur ayant des première et deuxième faces opposées (15, 16) et comprenant, du côté de la première face (15), des premières régions (34, 38) correspondant aux bornes de puissance des transistors, l'éclairage du capteur d'images étant destiné à être réalisé du côté de la deuxième face ; un empilement de couches isolantes (70) recouvrant la première face ; un renfort (78) thermiquement conducteur recouvrant l'empilement du côté opposé à la couche ; et des vias (76) thermiquement conducteurs reliant la couche au renfort.

    摘要翻译： 传感器具有在其前表面（15）的一侧上具有N和P型区域（34,38）的半导体材料衬底（14），对应于外围电路的MOS晶体管（M7，M8）的电源端子，具有 显着的散热。 一层绝缘层（70）覆盖该表面，并且导热硅增强件（78）覆盖与衬底相对的一侧的堆叠。 导热通孔（76）将衬底连接到加强件，其中传感器制成整体形式并且在衬底的后表面（16）的侧面上被照射。 还包括用于制造图像传感器的方法的独立权利要求。

    Réalisation de deux éléments superposés au sein d'un circuit électronique intégré
    9.
    发明公开
    Réalisation de deux éléments superposés au sein d'un circuit électronique intégré 审中-公开
    的集成电子电路内的两个叠置的元件实现

    公开(公告)号：EP1732119A2

    公开(公告)日：2006-12-13

    申请号：EP06290897.5

    申请日：2006-06-01

    申请人： STMicroelectronics ( Crolles 2) SAS ,  COMMISSARIAT A L'ENERGIE ATOMIQUE

    发明人： Bustos, Jessy ,  Thony, Philippe ,  Coronel, Philippe

    IPC分类号： H01L21/60 ,  H01L21/768

    CPC分类号： H01L21/76897 ,  H01L21/31144 ,  H01L21/76802 ,  H01L2924/30107

    摘要： Un procédé de réalisation de deux éléments (1a, 4a) superposés au sein d'un circuit électronique intégré permet de réduire ou de supprimer des marges d'alignement autour de ces éléments. Des côtés (12, 13) de l'élément de circuit supérieur (4a) sont définis par des bords de l'élément de circuit inférieur (1a), lors d'une étape d'exposition du circuit à un rayonnement lithographique. D'autres côtés (11a, 11b) de l'élément de circuit supérieur (4a) sont définis par une couche qui atténue une réflexion du rayonnement sur l'élément de circuit inférieur (1a). Le procédé peut être appliqué à une réalisation de connexions électriques.

    摘要翻译： 一种辐射衰减层（2）下的电路元件的上方形成所做的是反射的辐射。 透明的辐射甲层上方衰减层形成。 甲光刻抗蚀剂掩模沉积在电路暴露于初级辐射通量。 掩模被显影，以除去曝光达上述掩模发展阈辐射的部分。 上部电路元件做了已通过衰减层和另一侧上叠加有较低的元件的一侧的边缘限定的一个边形成。 一个独立的claimsoft被包括为集成电子电路。

    Formation d'un masque sur un circuit électronique intégré
    10.
    发明公开
    Formation d'un masque sur un circuit électronique intégré 有权
    Herstellung einer Maske auf einer integrierten elektronischen Schaltung

    公开(公告)号：EP1732109A2

    公开(公告)日：2006-12-13

    申请号：EP06290900.7

    申请日：2006-06-01

    申请人： STMicroelectronics ( Crolles 2) SAS ,  COMMISSARIAT A L'ENERGIE ATOMIQUE

    发明人： Bustos, Jessy ,  Thony, Philippe ,  Coronel, Philippe

    IPC分类号： H01L21/027 ,  H01L21/3213

    CPC分类号： H01L21/0277 ,  H01L21/0337 ,  H01L21/28123 ,  H01L21/32139 ,  H01L21/743 ,  H01L23/367 ,  H01L29/66484 ,  H01L29/66742 ,  H01L29/7831 ,  H01L29/78648 ,  H01L2924/0002 ,  H01L2924/00

    摘要： Un procédé permet de former un masque sur un circuit électronique intégré, au dessus d'une cavité (C) créée en profondeur dans un substrat (100) du circuit. Pour cela, une surface du substrat (S) présente un enfoncement (E) au dessus de la cavité. L'enfoncement est rempli d'un matériau (10) sélectionné pour atténuer une réflexion d'un rayonnement lithographique (F1) sur la surface du substrat. Une couche de résine (3) est déposée sur le circuit puis exposée au rayonnement de sorte que des portions de résine situées au dessus de l'enfoncement et décalées par rapport à l'enfoncement reçoivent des quantités de rayonnement respectivement inférieure et supérieure à un seuil de développement de la résine. Un masque de gravure est alors obtenu sur le circuit, qui est aligné par rapport à la cavité.

    摘要翻译： 该方法包括在集成电子电路的基板（100）中形成掩埋空腔（C），并且通过在空腔的右侧形成凹部来加热基板以封闭空腔。 凹部部分地填充有残留部分，以衰减由基板反射的辐射，并且在电路上形成平版印刷树脂层（3）。 该层暴露于辐射通量，其中调整通量或其持续时间，使得对应于两个辐射通量之和的辐射量高于该层的开发阈值。 还包括用于包括基板的集成电子电路的独立权利要求。