利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

234 条记录 (耗时 0.019 秒)

    Digital level shifter for maintaining gate oxide integrity of small scale semiconductor devices
    61.
    发明公开
    Digital level shifter for maintaining gate oxide integrity of small scale semiconductor devices 有权
    用于保持在小规模的半导体元件的栅极氧化物的完整性的电平移位器

    公开(公告)号：EP1376873A1

    公开(公告)日：2004-01-02

    申请号：EP03253842.3

    申请日：2003-06-18

    申请人： IP-First LLC

    发明人： Lundberg, James R.

    IPC分类号： H03K19/0185

    CPC分类号： H03K3/356113 ,  H03K17/102

    摘要： A digital level shifter for driving the input of a scaled P-channel driver device within a voltage shifted range to preclude gate-oxide breakdown of the scaled driver device. The scaled driver device has an output operative within an elevated voltage range, so that the voltage shifted range biases the voltage associated with a logic signal from a lower voltage level to an intermediate level to preclude gate-oxide breakdown and protect the scaled driver device. The digital level shifter is implemented using digital devices thereby avoiding analog bias devices. The digital level shifter and the scaled driver device may be implemented on the same integrated circuit (IC) and fabricated using the same process as core circuitry so that the IC may directly interface external devices operating at elevated voltage levels without damaging the core circuitry or the scaled driver device.

    摘要翻译： 用于驱动电压范围内的缩放P沟道设备驱动器的输入的数字电平移位器移位到排除比例驾驶员装置的栅极氧化层击穿。 缩放的驱动器装置具有在升高的电压范围内输出的操作，所以没有电压偏移范围偏压用逻辑信号从较低电压电平在中间电平相关联以排除栅极氧化物击穿，并保护所述经缩放驱动器设备的电压。 该数字电平移位器使用数字装置，从而避免偏压模拟器件上实现。 数字电平移位器和缩放后的驱动器装置可以在相同的集成电路（IC）上实现，并使用相同的方法制造核心电路如此做了IC可以直接连接在升高的电压水平下操作的外部装置，而不会损坏核心电路或 缩放驱动器设备。

    FLIPFLOP-SCHALTUNGSANORDNUNG
    66.
    发明公开
    FLIPFLOP-SCHALTUNGSANORDNUNG 有权
    触发器电路

    公开(公告)号：EP1188237A1

    公开(公告)日：2002-03-20

    申请号：EP00947779.5

    申请日：2000-06-05

    申请人： Infineon Technologies AG

    发明人： TOHSCHE, Ulf

    IPC分类号： H03K3/3562

    CPC分类号： H03K3/356113 ,  H03K3/356139 ,  H03K3/35625

    摘要： The invention relates to a flip-flop circuit which comprises a master latch circuit (2) that receives an input signal (D), and which comprises a slave latch circuit (3) connected in series thereto, whereby both latch circuits (2, 3) are clocked in a manner that is complementary to one another. The output signal value (Q,Q) of the flip-flop circuit is not directly output on the output of the slave latch circuit (3), but is output via a non-differential output driver circuit (4), e.g. an inverter circuit.

    Dispositif de commande d'un commutateur haute tension de type translateur
    67.
    发明公开
    Dispositif de commande d'un commutateur haute tension de type translateur 有权
    用于转换器式高压开关的控制装置

    公开(公告)号：EP1073203A1

    公开(公告)日：2001-01-31

    申请号：EP00402167.1

    申请日：2000-07-27

    申请人： STMicroelectronics SA

    发明人： Fournel, Richard

    IPC分类号： H03K17/10 ,  G11C16/12

    CPC分类号： H03K17/102 ,  H03K3/356113

    摘要： Un dispositif de commande d'un commutateur d'une entrée haute tension E HV , à transistors MOS et comprenant au moins un étage cascode, comprend un circuit de génération REF de tensions de référence V REF n , V REF P à partir de l'entrée haute tension E HV et fournissant en sortie une ou des tensions de polarisation V POL 1 , V POL 2 des transistors Mos de l'étage cascode. Un circuit de commande COM du circuit de génération de référence REF est contrôlé par un signal binaire /WR, pour soit forcer les tensions de polarisation au niveau des tensions d'alimentation logiques V CC et G ND (V POL 1 = V CC , V POL 2 = G ND ), permettant la commutation du commutateur même dans des valeurs basses de l'entrée haute tension E HV , soit permettre l'établissement des tensions de polarisation par le circuit de génération de référence (V POL 1 = V REF n , V POL 2 =V REF P ).

    摘要翻译： 一个高电压输入EHV，MOS晶体管的开关，并且包含至少一个共源共栅级的控制装置，包括从所述高电压输入EHV的参考电压产生电路REF VREFN，VREFP和 输出一个或多个偏置电压Vpol1，共源共栅级的MOS晶体管的VPOL2。 基准产生电路REF的控制电路COM由二进制信号/ WR控制，强制将偏置电压施加到逻辑电源电压VCC和GND（= Vpol1 VCC，GND = VPOL2）的电平，从而允许 开关的，即使在高电压输入EHV的值低的开关或使建立由基准生成电路（Vpol1 = VREFN，VPOL2 = VREFP）偏置电压。