利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

15 条记录 (耗时 0.017 秒)

    BUFFERING SYSTEM FOR DYNAMICALLY PROVIDING DATA TO MULTIPLE STORAGE ELEMENTS
    1.
    发明公开
    BUFFERING SYSTEM FOR DYNAMICALLY PROVIDING DATA TO MULTIPLE STORAGE ELEMENTS 失效
    缓冲系统TO数据的动态多个存储器元件发射。

    公开(公告)号：EP0532509A1

    公开(公告)日：1993-03-24

    申请号：EP91907296.0

    申请日：1991-03-14

    申请人： MICRO TECHNOLOGY, INC.

    发明人： NGUYEN, Anh ,  GAJJAR, Kumar

    IPC分类号： G06F3 ,  G06F13

    CPC分类号： G06F3/0601 ,  G06F13/124 ,  G06F2003/0691

    摘要： Système de stockage de données comportant un processeur local (28) et une pluralité d'éléments de stockage (26) utilisé pour stocker des données provenant d'une ou plusieurs UC extérieures. Le système de stockage comprend une pluralité de mémoires tampons (24), chacune étant reliée à un élément de stockage distinct (26). Un circuit de commande de chemin de données (30) est programmé par le processeur local (28) pour réguler le transfert de données entre les UC extérieures et les mémoires tampons (24). Deux circuits d'interfaces (16 et 18) sont insérés entre les UC extérieures et les mémoires tampons (24) afin d'avoir deux chemins de données pour le transfert de données entre les UC extérieures et les mémoires tampons (24). Le circuit de commande de chemin de données (30) contient deux circuits de mise en séquence indépendants pour la sélection des mémoires tampons (24). Cela permet d'utiliser un chemin de données pour la lecture de données venant de plusieurs mémoires tampons (24) et l'enregistrement dans ces mémoires, tandis que l'autre chemin de données est utilisé simultanément pour une exploitation différente du reste des mémoires tampons (24).

    CONTROLLED BUS RESELECTION INTERFACE AND METHOD
    3.
    发明公开
    CONTROLLED BUS RESELECTION INTERFACE AND METHOD 失效
    控接口公共汽车和选择过程。

    公开(公告)号：EP0529005A1

    公开(公告)日：1993-03-03

    申请号：EP91918435.0

    申请日：1991-04-03

    申请人： MICRO TECHNOLOGY, INC.

    发明人： HENSON, Larry, P. ,  GAJJAR, Kumar ,  IDLEMAN, Thomas, E.

    IPC分类号： G06F13

    CPC分类号： G06F13/374 ,  G06F13/36

    摘要： Procédé et appareil de modification dynamique de la priorité d'accès à un bus (16), le bus (16) ayant des fonctions de commande et d'arbitrage réparties parmi les dispositifs (20) couplés au bus (16), chaque dispositif (20) ayant un niveau fixe de priorité. L'accès au bus par des dispositifs individuels est bloqué de manière sélective, ce qui les empêche de faire valoir le niveau fixe de priorité. Dans un mode de réalisation préféré, on peut commander la resélection d'un bus SCSI (16) par une pluralité de dispositifs SCSI (20) couplés au bus (16) en envoyant un faux signal d'occupation aux dispositifs SCSI à partir desquels l'on ne souhaite pas la resélection. Ainsi, un préparateur peut émettre une pluralité de commandes destinées aux dispositifs SCSI (20) et commander l'ordre dans lequel les dispositifs (20) seront desservis le moment venu.

    METHOD AND APPARATUS FOR SCHEDULING ACCESS TO A CSMA COMMUNICATION MEDIUM
    6.
    发明公开
    METHOD AND APPARATUS FOR SCHEDULING ACCESS TO A CSMA COMMUNICATION MEDIUM 失效
    方法和设备对于计划访问CSMA传输介质。

    公开(公告)号：EP0521892A1

    公开(公告)日：1993-01-13

    申请号：EP91905464.0

    申请日：1991-02-28

    申请人： MICRO TECHNOLOGY, INC.

    发明人： JAFFE, David, H. ,  JOHNSON, Hoke, S., III ,  EIDLER, Chris, W.

    IPC分类号： H04L12

    CPC分类号： H04L12/4015 ,  H04L12/407 ,  H04L12/413 ,  H04L47/10 ,  H04L47/11 ,  H04L47/13 ,  H04L47/29

    摘要： Mécanisme de planification servant à commander l'actionnement du circuit d'arbitrage d'un noeud (10) partageant un support de communication (14) à détection de signal avec accès multiple (CSMA), afin que ledit circuit commence l'arbitrage CSMA de l'accès au support de communication dès que le noeud a un message prêt à être transmis. Le mécanisme de planification retarde la demande d'accès du circuit d'arbitrage (100) lorsque le total des activités de transmission (TCU) sur le support de communication dépasse une valeur de seuil de l'utilisation totale (TMU), et lorsque l'activité de transmission (LCS) du noeud dépasse une valeur de seuil de l'utilisation locale (LMS). Ledit mécanisme sert également à permettre au circuit d'arbitrage de demander l'accès au support de communication par arbitrage selon une valeur de priorité affectée au noeud.

    BUFFERING SYSTEM FOR DYNAMICALLY PROVIDING DATA TO MULTIPLE STORAGE ELEMENTS
    8.
    发明公开
    BUFFERING SYSTEM FOR DYNAMICALLY PROVIDING DATA TO MULTIPLE STORAGE ELEMENTS 失效
    用于动态向多个存储元件提供数据的缓冲系统

    公开(公告)号：EP0532509A4

    公开(公告)日：1994-05-11

    申请号：EP91907296

    申请日：1991-03-14

    申请人： MICRO TECHNOLOGY INC

    发明人： NGUYEN ANH ,  GAJJAR KUMAR

    IPC分类号： G06F3/06 ,  G06F13/12 ,  G06F13/00

    CPC分类号： G06F3/0601 ,  G06F13/124 ,  G06F2003/0691

    摘要： A data storage system having a local processor (28) and a plurality of memory storage elements (26) is used for storing data from one or more external CPUs. The storage system includes a plurality of memory buffers (24), each coupled to a separate memory storage element (26). A data path control circuit (30) is programmed by the local processor (28) to control the transfer of data between the external CPUs and the memory buffers (24). Two interface circuits (16 and 18) are coupled between the external CPUs and the memory buffers (24) to provide two data paths for transferring data between the external CPUs and memory buffers (24). The data path control circuit (30) contains two independent sequencing circuits for selecting memory buffers (24). This allows one data path to be used for reading or writing to a number of the memory buffers (24) while the other data path is simultaneously used for a different operation for the rest of the memory buffers (24).

    EP0529005A4 -
    9.
    发明公开
    EP0529005A4 - 失效
    EP0529005A4 - Google专利

    公开(公告)号：EP0529005A4

    公开(公告)日：1994-01-19

    申请号：EP91918435

    申请日：1991-04-03

    申请人： MICRO TECHNOLOGY, INC.

    发明人： HENSON, LARRY, P. ,  GAJJAR, KUMAR ,  IDLEMAN, THOMAS, E.

    IPC分类号： G06F13/36 ,  G06F13/374 ,  G06F13/18

    CPC分类号： G06F13/374 ,  G06F13/36

    摘要： The present invention provides a method and apparatus for dynamically modifying the priority of access to a bus (16), where the bus (16) has control and arbitration functions distributed among the devices (20) coupled to the bus (16), with each device (20) having a fixed priority level. Access to the bus by particular devices is selectively inhibited, preventing them from asserting their fixed priority level. In a preferred embodiment, the present invention provides control over the reselection of a SCSI bus (16) by a plurality of SCSI devices (20) coupled to the bus (16) by providing a pseudo busy signal to SCSI devices (20) from which reselection is not desired. In this fashion, an initiator may issue a plurality of commands to the SCSI devices (20) and control the order in which the devices (20) will be serviced when ready.

    摘要翻译： 本发明提供了一种用于动态修改对总线（16）的访问优先权的方法和设备，其中总线（16）具有分布在耦合到总线（16）的设备（20）之间的控制和仲裁功能，每个 设备（20）具有固定的优先级。 有选择地禁止特定设备访问总线，从而阻止它们维持固定的优先级。 在一个优选实施例中，本发明通过向SCSI设备（20）提供伪忙信号来提供对耦合到总线（16）的多个SCSI设备（20）重新选择SCSI总线（16）的控制， 重选不是所希望的。 以这种方式，启动器可以向SCSI设备（20）发出多个命令并且在准备好时控制设备（20）将被服务的顺序。