利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

7 条记录 (耗时 0.016 秒)

    Signal processing arrangement
    1.
    发明公开
    Signal processing arrangement 失效
    Anordnung zur Signalverarbeitung。

    公开(公告)号：EP0167677A1

    公开(公告)日：1986-01-15

    申请号：EP84201049.8

    申请日：1984-07-13

    申请人： BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap ,  ALCATEL N.V.

    发明人： Dierckx, Rudolf ,  Sallaerts, Daniel ,  Guebels, Pierre-Paul

    IPC分类号： H04B3/23 ,  G06F15/336 ,  H03H21/00

    CPC分类号： H04B3/23 ,  H03H21/0012 ,  H03H2220/06 ,  H04B3/238

    摘要： The signal processing arrangement is an adaptive digital filter comprising a digital filter coefficient updating circuit (CUC) which supplies updated filter coefficients to a digital filter circuit proper (FC) and is controlled by an error signal (E) derived from the output signal of the filter proper. Each of these two circuits (CUC, FC) is constituted by a systolic processor with a plurality of interconnected cells each able to calculates a function of the type mn + p in a bit serial way and in such a way that bits of a same rank are successively calculated in the cells starting from right to left.

    摘要翻译： 信号处理装置是一种自适应数字滤波器，包括一个数字滤波器系数更新电路（CUC），该数字滤波器系数更新电路（CUC）将更新的滤波器系数提供给数字滤波器电路（FC），并由一个由 过滤适当。 这两个电路（CUC，FC）中的每一个由具有多个互连的单元的收缩处理器构成，每个互连单元能够以串行方式计算类型mn + p的功能，并且以这样的方式使相同排的位 在从右到左的单元格中连续计算。

    Signalerkennungssystem
    2.
    发明公开
    Signalerkennungssystem 失效
    信号检测系统

    公开(公告)号：EP0146938A2

    公开(公告)日：1985-07-03

    申请号：EP84115977.5

    申请日：1984-12-20

    申请人： ALCATEL N.V.

    发明人： Sallaerts, Daniel ,  Rahier, Michel Camille Auguste René

    IPC分类号： H04Q1/32 ,  H04Q3/54

    CPC分类号： H03K5/1252 ,  G01R19/16557 ,  G01R29/0273 ,  H04Q1/32

    摘要： Durch das Erkennungssystem werden eine Vielzahl von Eingangssignalen (TN07) in Multiplextechnik in eine entsprechende Vielzahl entprellter Ausgangssignale (OUTØ/7) gewandelt. Das Signalerkennungssystem enthält eine erste Speichereinheit zum Abspeichern eines Anfangswertes der Eingangssignale, T-Kippglieder (TFFØ/7) zum Abspeichern des entsprechenden Ausgangssignales und ein Exklusiv-ODER Gatter (EOG) zum Vergleichen der Ein- und Ausgangs-. signalzustände. Beim Feststellen eines Unterschiedes im Exklusiv-ODER Gatter (EOG) wird durch eine Addiereinheit (HA) der Inhalt einer zweiten Speichereinheit solange inkrementiert, bis der in den T-Kippgliedern (TFFØ/7) vorgegebene Wert erreicht wird. Dabei entspricht der Anfangswert in der zweiten Speichereinheit clem Anfangswert der ersten Speichereinheit.

    摘要翻译： 识别系统将多个多路复用输入信号（TN07）转换为相应的多个消抖输出信号（OUT0 / 7）。 信号检测系统包括用于存储输入信号的初始值的第一存储器单元，用于存储相应输出信号的T触发器（TFF0 / 7）和用于比较输入和输出的异或门（EOG）。 信号状态。 是加法器（HA），而递增的第二存储单元的内容，在T-触发器在异或门（EOG）在检测到差的到达（TFFØ/ 7）预定值。 在这种情况下，第二存储单元中的初始值对应于第一存储单元的初始值。

    Coding system allowing auxiliary data transmission
    3.
    发明公开
    Coding system allowing auxiliary data transmission 失效
    Kodierungssystem mitHilfskanalübertragung。

    公开(公告)号：EP0548415A1

    公开(公告)日：1993-06-30

    申请号：EP91203411.3

    申请日：1991-12-24

    申请人： ALCATEL BELL Naamloze Vennootschap ,  ALCATEL N.V.

    发明人： Tombal, Jurgen Marcel Emiel ,  Reusens, Peter Paul Frans ,  Sallaerts, Daniel

    IPC分类号： H04L25/49

    CPC分类号： H04L25/4925

    摘要： A data transmission system is proposed in which an auxiliary bitstream of low bitrate (AUX) is coded together with a main bitstream of high bitrate (PRIM) without increasing the transmission rate above the high bitrate. This auxiliary bitstream (AUX) is moreover transmitted synchronously with the main bitstream (PRIM).
    To achieve this transmitter (T) divides the main bitstream (PRIM) in periodically occurring blocks of Y bits and codes one bit of the auxiliary bitstream (AUX) in each of said blocks by using a first (AMI) or a second (VAMI) coding law according to the binary value of that bit. The second law is constructed by violating the first coding law (AMI) according to a predetermined violation law. Redundancy in the first coding law (AMI) is used to introduce symbol sequences not permitted under this first coding law (AMI) and to so obtain the second coding law (VAMI).

    摘要翻译： 提出了一种数据传输系统，其中低比特率（AUX）的辅助比特流与高比特率（PRIM）的主比特流一起编码，而不增加高于高比特率的传输速率。 此外，该辅助比特流（AUX）与主比特流（PRIM）同步传输。 为了实现该发射机（T），将主比特流（PRIM）划分为周期性出现的Y比特块，并通过使用第一（AMI）或第二（VAMI）码来对每个所述块中的辅助比特流（AUX）的一个比特进行编码， 根据该位的二进制值编码法。 第二定律是根据预定违规法违反第一编码法（AMI）构建的。 第一编码规则（AMI）中的冗余用于引入在该第一编码规则（AMI）下不允许的符号序列，从而获得第二编码规则（VAMI）。

    Three-state device and comparator device using same
    7.
    发明公开
    Three-state device and comparator device using same 失效
    Einrichtung mit dreiZuständenund Komparatoreinrichtung unter Verwendung derselben。

    公开(公告)号：EP0297638A1

    公开(公告)日：1989-01-04

    申请号：EP88201127.3

    申请日：1988-06-04

    申请人： ALCATEL N.V. ,  BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap

    发明人： De Ceulaer, Bart Jozef Maria ,  Sallaerts, Daniel

    IPC分类号： H03K3/356 ,  H03K5/24 ,  G01R19/165

    CPC分类号： H03K3/356104

    摘要： The bistate device has a bistate circuit (FF) which when operated brings its outputs (OUT1/2) substantially on respective ones of two voltages (VDD, VSS) by which it is fed, and control means (C) to prevent the operation of this circuit and to thereby bring these outputs (OUT1/2) on a predetermined voltage (VAG) halfway between these two voltages (VDD, VSS) and to disconnect one (VSS) of these two voltages (VDD, VSS) from the circuit, and to enable the operation of the circuit and to thereby disconnect and connect the predetermined voltage (VAG) and this one voltage respectively.

    摘要翻译： 双稳态器件具有双稳态电路（FF），其操作时，其输出（OUT1 / 2）基本上在其被馈送的两个电压（VDD，VSS）中的相应的一个上，以及控制装置（C），以防止 并且由此将这些输出（OUT1 / 2）置于这两个电压（VDD，VSS）之间的预定电压（VAG）上，并且从电路断开这两个电压（VDD，VSS）中的一个（VSS） 并且能够使电路的操作，从而分别断开并连接预定电压（VAG）和该一个电压。