利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

8 条记录 (耗时 0.011 秒)

    Procédé de détermination de l'élimination complète d'une couche mince sur un substrat non plan
    1.
    发明公开
    Procédé de détermination de l'élimination complète d'une couche mince sur un substrat non plan 失效
    一种用于确定一个非平面基片上的薄膜的完全烧蚀法。

    公开(公告)号：EP0468897A1

    公开(公告)日：1992-01-29

    申请号：EP91420256.9

    申请日：1991-07-16

    申请人： FRANCE TELECOM

    发明人： Galvier, Jean ,  Gayet, Philippe ,  Tissier, Annie

    IPC分类号： H01J37/32 ,  G01B11/06 ,  H01L21/321 ,  H01L21/66 ,  H01L21/768

    CPC分类号： B24B37/013 ,  H01J37/32935 ,  H01J37/32963 ,  H01J2237/30466 ,  H01J2237/334 ,  H01L21/32137 ,  H01L21/76877 ,  H01L22/26

    摘要： La présente invention concerne un procédé de détermination de l'élimination complète d'une couche mince (3) déposée sur un substrat (1). Ce procédé comprend les étapes consistant à prévoir sur une zone du substrat (1) un réseau de diffraction optique (2, 2′), la couche mince déposée sur le substrat recouvrant aussi ce réseau de diffraction, et l'attaque de la couche mince s'effectuant aussi au niveau de ce réseau de diffraction ; à éclairer le réseau (2, 2′) par un faisceau lumineux monochromatique ; et à observer l'évolution de la lumière diffractée au cours de l'opération d'attaque de la couche mince, afin de déterminer l'instant où le matériau de la couche mince est intégralement ôté.

    摘要翻译： 本发明涉及一种用于采矿确定性完全除去沉积在基板（1）的薄层（3）的。 此方法包括以下步骤在提供在基板（1）〜光学衍射光栅（2，2“），沉积在如此重叠的该衍射光栅的基板上的薄膜层的一个区域由...组成，并且该薄层的蚀刻因此是 在这种衍射光栅的区域进行; 在照射所述光栅（2,2“）与一个单色光束; 和在观察蚀刻所述薄层的外科手术过程中在衍射光的变化，以便确定矿的瞬间在哪薄层的材料被完全消除。 ... ...

    Circuit intégré avec couche d'arrêt
    3.
    发明公开
    Circuit intégré avec couche d'arrêt 审中-公开
    Integrierte Schaltung mitÄtzstopschicht

    公开(公告)号：EP0961318A1

    公开(公告)日：1999-12-01

    申请号：EP99401205.2

    申请日：1999-05-19

    申请人： STMicroelectronics SA ,  FRANCE TELECOM

    发明人： Gayet, Philippe ,  Granger, Eric

    IPC分类号： H01L21/768 ,  H01L23/522

    CPC分类号： H01L23/5226 ,  H01L21/76816 ,  H01L2924/0002 ,  H01L2924/00

    摘要： Procédé de fabrication d'un circuit intégré dans lequel on dépose une deuxième couche diélectrique sur une première couche diélectrique, la deuxième couche diélectrique étant susceptible d'être gravée de façon sélective par rapport à la première couche diélectrique, on effectue la gravure de trous ou de tranchées dans les première et deuxième couches diélectriques, et leur remplissage de métal pour constituer des motifs formant des connexions électriques, et on dépose au moins une troisième couche diélectrique. On effectue la gravure de trous ou de tranchées dans la troisième couche diélectrique et dans la couche diélectrique adjacente et inférieure de façon sélective par rapport à la couche diélectrique suivante et aux motifs pour contrôler la profondeur de la gravure.

    摘要翻译： 执行精密选择性蚀刻，使得当产生偏移通道（20）时，其延伸到停止区域，并且通道金属化接触下通孔的侧面以及底部部分。

    Procédé de réalisation d'interconnexions métalliques dans des circuits intégrés
    4.
    发明公开
    Procédé de réalisation d'interconnexions métalliques dans des circuits intégrés 审中-公开
    Herstellungsverfahren von metallischen Verbindungen in integrierten Schaltungen

    公开(公告)号：EP0923125A1

    公开(公告)日：1999-06-16

    申请号：EP98410134.5

    申请日：1998-11-27

    申请人： STMicroelectronics SA ,  FRANCE TELECOM

    发明人： Gayet, Philippe

    IPC分类号： H01L21/768

    CPC分类号： H01L21/76885

    摘要： L'invention concerne un procédé de formation de métallisations (36) remplissant, selon un contour choisi, l'épaisseur d'une couche diélectrique (38) en un matériau difficile à graver de façon définie, cette couche diélectrique étant formée sur un support (31), comprenant les étapes consistant à former sur le support (31) une couche sacrificielle (32) ayant l'épaisseur souhaitée pour la couche dudit matériau ; ouvrir la couche sacrificielle selon ledit contour ; former des métallisations (36) dans les ouvertures ; éliminer la couche sacrificielle ; et déposer une couche (37) dudit matériau sur une épaisseur au moins égale à celle des motifs métalliques.

    摘要翻译： 金属化形成在牺牲层的开口中，然后被难蚀刻的介电材料层代替。 金属化（36）通过以下方式形成：难以蚀刻的介电层（38）：（a）在支撑体上的牺牲层（32）中形成开口; （b）通过金属沉积和背蚀刻在所述开口中形成所述金属化层（36）至所述牺牲层表面的水平; （c）消除牺牲层; 和（d）沉积厚度至少等于金属化层的电介质材料层（37）。 背蚀刻是通过化学机械抛光进行的。 支撑件可以是中间金属化水平。

    Procédé de réalisation d'interconnexions métalliques isolées dans des circuits intégrés
    6.
    发明公开
    Procédé de réalisation d'interconnexions métalliques isolées dans des circuits intégrés 审中-公开
    一种用于生产集成电路绝缘金属互连线的过程

    公开(公告)号：EP1111669A1

    公开(公告)日：2001-06-27

    申请号：EP00410161.4

    申请日：2000-12-22

    申请人： STMicroelectronics SA ,  FRANCE TELECOM

    发明人： Torres, Joaquim ,  Gayet, Philippe ,  Haond, Michel

    IPC分类号： H01L21/768

    CPC分类号： H01L21/7682 ,  H01L21/31695 ,  H01L23/5222 ,  H01L2924/0002 ,  H01L2924/00

    摘要： L'invention concerne un procédé de formation d'un niveau de métallisation d'un circuit intégré comprenant les étapes consistant à former des zones métalliques (11, 12, 13, 14) d'un niveau de métallisation séparées latéralement par une première couche isolante (6), éliminer la première couche isolante, déposer une deuxième couche isolante (24) de façon non conforme de sorte qu'il se forme des lacunes entre des zones métalliques voisines, ou bien de façon à obtenir une couche poreuse. L'élimination de la première couche isolante (6) est effectuée à travers un masque (16) de façon à laisser en place des zones de garde (21) de la première couche isolante autour des parties des zones métalliques destinées à être contactées par un via traversant la deuxième couche isolante.

    Circuit intégré et procédé de fabrication associé
    7.
    发明公开
    Circuit intégré et procédé de fabrication associé 审中-公开
    Integrierte Schaltung und deren Herstellungsmethode

    公开(公告)号：EP1005087A1

    公开(公告)日：2000-05-31

    申请号：EP99402902.3

    申请日：1999-11-23

    申请人： STMicroelectronics SA ,  FRANCE TELECOM

    发明人： Gayet, Philippe

    IPC分类号： H01L23/522 ,  H01L21/768

    CPC分类号： H01L23/5222 ,  H01L21/76816 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

    摘要： Circuit intégré comprenant des pistes d'au moins un niveau de métallisation pourvu de couches diélectriques et des vias métallisés connectant des pistes de deux niveaux voisins. Au moins une partie d'au moins un niveau de métallisation n est scindée en deux niveaux partiels décalés en hauteur.

    摘要翻译： 该集成电路具有至少一个设置有电介质层的金属化层和连接两个相邻层的轨道的金属化通孔的轨道。 至少一个金属化层n的至少一部分被分成高度偏移的两个部分层。 至少一个通孔（12）连接上部分层的轨道和位于层n的介电层下方的元件。 通孔（12）穿过层次n的电介质层和分离下部分层的轨道的电介质材料。 至少一个通孔（13）连接下部分层的轨道和金属化层n + 1的轨道。 通孔（13）穿过n + 1层的电介质层和分隔上层部分层的轨道的电介质材料。 至少一个通孔连接下部局部层的轨道和位于级n的介电材料下方的元件。 金属化层的一部分的轨迹分布在部分上层n2和部分上层n2之间; 较低级别n1，并且它们不相互交叉。 上部和下部部分层相邻并且由辅助电介质材料层分开。 给出了一种制造集成电路的方法的独立权利要求。