公开(公告)号：EP0953986A3

公开(公告)日：2005-05-11

申请号：EP99105689.6

申请日：1999-03-19

申请人： Infineon Technologies AG

发明人： Haerle, Dieter ,  Heyne, Patrick ,  Buck, Martin

IPC分类号： G11C29/00

CPC分类号： G11C29/006 ,  G11C29/26 ,  G11C29/48 ,  G11C29/56

摘要： Die Erfindung betrifft eine Anordnung zum Testen mehrerer Speicherchips (1) auf einem Wafer, bei der unter Verwendung von Nadeln (6) den Speicherchips (1) Versorgungsspannungen (VDD, VSS), ein Initialisierungssignal (I), ein Auslesesignal (CS), ein Taktsignal (CLK) sowie Adressen-, Daten- und Steuersignale zugeführt sind. Die Adressen-, Daten- und Steuersignale werden dabei von einer im Kerf (2) des Speicherchips angeordneten Logik (5) erzeugt und den Speicherchips (1) direkt zugeführt.

公开(公告)号：EP0957582B1

公开(公告)日：2007-10-17

申请号：EP99109452.5

申请日：1999-05-11

申请人： Infineon Technologies AG

发明人： Heyne, Patrick ,  Graetz, Thoralf ,  Haerle, Dieter ,  Johnson, Bret

IPC分类号： H03K5/151

CPC分类号： H03K5/151

公开(公告)号：EP0896281A3

公开(公告)日：2002-05-15

申请号：EP98114097.3

申请日：1998-07-28

申请人： Infineon Technologies AG

发明人： Heyne, Patrick ,  Haerle, Dieter ,  Graetz, Thoralf

IPC分类号： G11C7/18

CPC分类号： G06F13/4213

摘要： Die Erfindung betrifft einen Datenbus aus n+1 (n ≧ 2) Leitungen, die n true-only-Leitungen und eine Kontrolleitung bilden und von n Eingangsblöcken (2, 3, 4) zu n Ausgangsblöcken (5, 6, 7) führen. Einem Eingangsblock (2), der am Anfang des Datenbusses (1) liegt und die längste Signallaufzeit hat und dem eine true-only-Leitung und die Kontrolleitung zugeordnet sind, ist eine NAND-Verknüpfung (10) nachgeschaltet, deren Ausgang jeweils mit jedem Ausgangsblock (5, 6, 7) verbunden ist.

公开(公告)号：EP0896281B1

公开(公告)日：2003-10-01

申请号：EP98114097.3

申请日：1998-07-28

申请人： Infineon Technologies AG

发明人： Heyne, Patrick ,  Haerle, Dieter ,  Graetz, Thoralf

IPC分类号： G11C7/18

CPC分类号： G06F13/4213