利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

2 条记录 (耗时 0.009 秒)

    IMPLEMENTATION FOR A HIGH PERFORMANCE BCD DIVIDER
    1.
    发明公开
    IMPLEMENTATION FOR A HIGH PERFORMANCE BCD DIVIDER 审中-公开
    高性能BCD分割器的实现

    公开(公告)号：EP3161615A1

    公开(公告)日：2017-05-03

    申请号：EP15739111.1

    申请日：2015-06-27

    申请人： Oracle International Corporation

    发明人： OLSON, Christopher, H. ,  BROOKS, Jeffrey, S. ,  DANYSH, Albert

    IPC分类号： G06F7/491 ,  G06F7/535

    CPC分类号： G06F9/3001 ,  G06F7/4917 ,  G06F9/30014 ,  G06F9/30025 ,  G06F9/30029 ,  G06F9/3802 ,  G06F2207/4912 ,  G06F2207/5354

    摘要： Embodiments of an apparatus are disclosed for performing arithmetic operations on provided operands. The apparatus may include a fetch unit, and an arithmetic logic unit (ALU). The fetch unit may be configured to retrieve two operands responsive to receiving an instruction, wherein the operands include binary-coded decimal values. The ALU may be configured to scale a value of each of the operands, and then compress the scaled values of the operands. The compressed values of the operands may include fewer data bits than the corresponding scaled values. The ALU may be further configured to estimate a portion of a result of the operation dependent upon the compressed values of the operands.

    摘要翻译： 公开了用于对所提供的操作数执行算术运算的装置的实施例。 该装置可以包括提取单元和算术逻辑单元（ALU）。 提取单元可以被配置为响应于接收指令来检索两个操作数，其中操作数包括二进制编码的十进制值。 ALU可以被配置为缩放每个操作数的值，然后压缩操作数的缩放值。 操作数的压缩值可以包括比对应的缩放值更少的数据位。 ALU可以进一步被配置为根据操作数的压缩值来估计操作结果的一部分。

    FLOATING POINT UNIT WITH SUPPORT FOR VARIABLE LENGTH NUMBERS
    2.
    发明公开
    FLOATING POINT UNIT WITH SUPPORT FOR VARIABLE LENGTH NUMBERS 审中-公开
    GLEITKOMMAININHEIT MITUNTERSTÜTZUNGFÜRZAHLEN MIT VARIABLERLÄNGE

    公开(公告)号：EP3114558A1

    公开(公告)日：2017-01-11

    申请号：EP15711961.1

    申请日：2015-03-05

    申请人： Oracle International Corporation

    发明人： BROOKS, Jeffrey, S. ,  OLSON, Christopher, H. ,  MOGHADAM, Hesam, Fathi ,  EBERGEN, Josephus, C.

    IPC分类号： G06F7/483 ,  G06F7/491

    CPC分类号： G06F7/483 ,  G06F5/00 ,  G06F7/491 ,  G06F2207/3816 ,  G06F2207/483 ,  G06F2207/4912

    摘要： Embodiments of a processor are disclosed for performing arithmetic operations on a machine independent number format. The processor may include a floating point unit, and a number unit. The number format may include a sign/exponent block, a length block, and multiple mantissa digits. The number unit may be configured to perform an operation on two operands by converting the digit format of each mantissa digit of each operand, to perform the operation using the converted mantissa digits, and then to convert each mantissa digit of the result of the operation back into the original digit format.

    摘要翻译： 公开了一种用于对机器独立数字格式执行算术运算的处理器的实施例。 处理器可以包括浮点单元和数字单元。 数字格式可以包括符号/指数块，长度块和多个尾数位数。 数字单元可以被配置为通过转换每个操作数的每个尾数的数字格式来执行对两个操作数的操作，以使用转换的尾数来执行操作，然后将该操作结果的每个尾数转换回 转成原来的数字格式。