公开(公告)号：EP0568474B1

公开(公告)日：1997-11-26

申请号：EP93420178.1

申请日：1993-04-28

申请人： SGS-THOMSON MICROELECTRONICS S.A.

发明人： Meyer, Jacques

IPC分类号： H04N5/08

CPC分类号： H04N5/08

公开(公告)号：EP0526359B1

公开(公告)日：1996-09-25

申请号：EP92420253.4

申请日：1992-07-27

申请人： SGS-THOMSON MICROELECTRONICS S.A.

发明人： Meyer, Jacques

IPC分类号： H03L7/099 ,  H03L7/10

CPC分类号： H03L7/0992 ,  H03L7/10

公开(公告)号：EP0421897A1

公开(公告)日：1991-04-10

申请号：EP90420424.5

申请日：1990-10-01

申请人： SGS-THOMSON MICROELECTRONICS S.A.

发明人： Meyer, Jacques

IPC分类号： H04N7/00

CPC分类号： H04L7/046 ,  H03K5/088 ,  H04N7/0355

摘要： La présente invention concerne un extracteur de données numériques transmises à une première fréquence déterminée (f0) par un canal vidéo après une salve de 0 et 1 émise à la première fréquence (f0), comprenant un comparateur (1) pour comparer le signal d'entrée à un niveau de seuil, des moyens pour fournir une deuxième fréquence (F0) multiple de la première fréquence (f0), et des moyens pour fournir ledit niveau de seuil, actif pendant la durée de ladite salve, dans lequel les moyens de fourniture du niveau de seuil comprennent : un compteur-décompteur (12) fonctionnant à la fréquence multiple (F0) et dont l'entrée de comptage-décomptage est reliée à la sortie du comparateur (1), et un convertisseur numérique/analogique recevant la sortie du compteur-décompteur et fournissant ledit niveau de seuil (V T ).

摘要翻译： 本发明涉及一种用于提取在第一频率（f0）发射的0和1个突发之后以视频信道以第一指定频率（f0）发送的数字数据的装置，包括比较器（1），用于比较输入信号 具有阈值电平的装置，用于提供作为第一频率（f0）的倍数的第二频率（F0）的装置，以及用于提供所述阈值电平的装置，用于所述脉冲串的持续时间，其中提供装置 阈值电平包括：以多个频率（F0）工作并且其前向/后向计数输入连接到比较器（1）的输出的正向/反向计数器（12），以及数字/模拟转换器，其接收来自 前向/后向计数器并提供所述阈值水平（VT）。 ... ...

公开(公告)号：EP0821493A1

公开(公告)日：1998-01-28

申请号：EP97410077.8

申请日：1997-07-21

申请人： SGS-THOMSON MICROELECTRONICS S.A.

发明人： Meyer, Jacques

IPC分类号： H03M13/00

CPC分类号： H03M13/2948 ,  H03M13/151 ,  H03M13/1515 ,  H03M13/152 ,  H03M13/29 ,  H03M13/2915 ,  H03M13/2918 ,  H03M13/293

摘要： L'invention concerne un procédé de correction d'erreurs dans une trame de données comportant des données de parité horizontale (HP) permettant de corriger des erreurs dans les rangées de la trame à partir de syndromes horizontaux (HS) calculés sur les rangées, et des données de parité verticale (VP) permettant de corriger des erreurs dans les colonnes de la trame à partir de syndromes verticaux (VS) calculés sur les colonnes. Le procédé comprend les étapes consistant à calculer au vol (10) les syndromes horizontaux et verticaux d'une trame courante sur les données de la trame courante en cours de réception dans une mémoire lente (12, 34), à stocker ces syndromes dans une zone mémoire rapide (14, 15), et, tandis que les données de la trame suivante sont reçues dans la mémoire lente, à trouver (17) les valeurs et positions des erreurs de la trame courante à partir des syndromes stockés dans la zone mémoire rapide.

摘要翻译： 使用的计算电路（10）与快速存储器的第一部分（14）相关联，其中第n个的水平和垂直综合征。 帧存储在快速存储器的第二部分（15）存储第（n-1）个。 帧值提供给误差计算电路（17）。 第（n-1）的价值和位置的错误。 和（n-2）th。 然后将帧存储在各自的存储区域（19,20）中。 这两对区域都是循环使用的。 帧也存储在慢速存储器（12）中，并被传送到校正电路（21），该校正电路根据存储的错误信息对帧进行整流。 标志表示没有错误，过多错误或几个错误，并且在最后一个实例中遵循了校正过程。

公开(公告)号：EP0421897B1

公开(公告)日：1995-01-04

申请号：EP90420424.5

申请日：1990-10-01

申请人： SGS-THOMSON MICROELECTRONICS S.A.

发明人： Meyer, Jacques

IPC分类号： H04N7/00

CPC分类号： H04L7/046 ,  H03K5/088 ,  H04N7/0355

公开(公告)号：EP0644654B1

公开(公告)日：1999-01-20

申请号：EP94410075.9

申请日：1994-09-13

申请人： SGS-THOMSON MICROELECTRONICS S.A.

发明人： Meyer, Jacques

IPC分类号： H03H17/02

CPC分类号： H03H17/02

公开(公告)号：EP0695989A1

公开(公告)日：1996-02-07

申请号：EP95410080.6

申请日：1995-08-02

申请人： SGS-THOMSON MICROELECTRONICS S.A.

发明人： Meyer, Jacques

IPC分类号： G06F7/72

CPC分类号： G06F7/726 ,  G06F2207/7209

摘要： La présente invention concerne un circuit d'inversion d'un nombre (x) de n bits d'un corps de Galois de 2 n = N+1 éléments, comprenant un élévateur (10) à la puissance t = 2 n/2 recevant le nombre à inverser (x). Un premier multiplieur complet (12) reçoit le nombre à inverser et la sortie de l'élévateur à la puissance t. Un circuit (14, 16) fournit le produit de la sortie de l'élévateur à la puissance t et de l'inverse de la sortie du premier multiplieur complet.

摘要翻译： 属于2n = N + 1个元素的Galois组的n位的数字（x）被馈送到单元（10），其将其升高到功率t = 2n / 2。 升数（x ）在反转单元（INV）（14）中反转以形成倒数（x < - > <（） t + + 1） 。 该数量与升数（x < - > <（> <+ 1> <）> = x <-1，这是所需数量。

公开(公告)号：EP0690584A1

公开(公告)日：1996-01-03

申请号：EP95410057.4

申请日：1995-06-21

申请人： SGS-THOMSON MICROELECTRONICS S.A.

发明人： Meyer, Jacques

IPC分类号： H03M13/00

CPC分类号： H03M13/1535

摘要： La présente invention conoerne un procédé de oorrection de codes Reed-Solomon. Les coefficients du polynôme syndrome, de degré 2t-1, sont stockés dans des registres R, des coefficients 0,0... 0,1,0 dans des registres λ, et un premier nombre dans un compteur (dR). Des coefficients 1,0... 0 sont stockés dans des registres Q, des coefficients tous nuls dans des registres µ, et un nombre supérieur de 1 au premier nombre dans un registre témoin (dQ). a) Si le contenu du compteur (dR) est supérieur ou égal à oelui du registre témoin (dQ) ou si le contenu du dernier registre R est nul, on stocke dans chaque registre R i la valeur Q 2t-1 R i-1 + R 2t-1 Q i-1 , et dans chaque registre λ i la valeur Q 2t-1 λ i-1 + R 2t-1 λ i-1 . b) Sinon, on transfère en outre les contenus des registres R et λ du compteur (dR) dans les registres Q et µ le registre témoin. Les étapes a) ou b) sont répétées jusqu'à ce que le contenu du compteur (dR) soit décrémenté de t.

摘要翻译： 设置两个寄存器和计数器。 第一个具有寄存器R和寄存器Lambda与计数器dR。 第二个具有寄存器Q并且用第二计数器dQ寄存器U。 要测试的多项式系数按降序存储，计数器dQ初始化为2t-1，计数器dR为2t。 （2t-1）步骤，1）如果计数器内容相等，并且寄存器R为零，则执行一组数学变换，计数器递减。 2）如果计数器dR中的计数器内容小于dQ，则交换计数器内容，然后进行数学转换。 在进程结束时，错误在寄存器中找到。

公开(公告)号：EP0647018A1

公开(公告)日：1995-04-05

申请号：EP94410083.3

申请日：1994-09-27

申请人： SGS-THOMSON MICROELECTRONICS S.A.

发明人： Meyer, Jacques

IPC分类号： H03D13/00

CPC分类号： H03D13/00 ,  H03B2200/008 ,  H03L7/085

摘要： La présente invention concerne un comparateur de phase numérique fournissant des valeurs numériques (E) correspondant aux différences de phase entre un premier signal (F) ayant un rapport cyclique proche de 0,5 et un deuxième signal (Fref). Selon l'invention, le comparateur comprend un compteur (30) à sens unique initialisé à la fréquence du premier signal et cadencé par un signal d'horloge (CK) de fréquence élevée par rapport à celle des premier et deuxième signaux. Une porte logique (32) valide le compteur quand les premier et deuxième signaux sont à des états respectifs prédéterminés. Une différence de phase est considérée comme nulle lorsqu'elle correspond approximativement à la moitié de la capacité du compteur.

摘要翻译： 数字相位比较器本发明涉及数字相位比较器，其提供对应于具有接近0.5的占空比的第一信号（F）与第二信号（Fref）之间的相位差的数字值（E）。 根据本发明，比较器包括以第一信号的频率初始化并由时钟信号（CK）计时的单向计数器（30），其频率相对于第一和第二信号的频率高 。 当第一和第二信号处于预定的相应状态时，逻辑门（32）使能计数器。 当相当于计数器容量的一半时，相位差被认为是零。

公开(公告)号：EP0644654A1

公开(公告)日：1995-03-22

申请号：EP94410075.9

申请日：1994-09-13

申请人： SGS-THOMSON MICROELECTRONICS S.A.

发明人： Meyer, Jacques

IPC分类号： H03H17/02

CPC分类号： H03H17/02

摘要： La présente invention conoerne un filtre utilisant un intégrateur numérique qui établit la sommation pondérée par un coefficient B de données d'entrée (E) de q1 bits arrivant à une fréquence F. L'intégrateur comprend : un premier registre de décalage à droite (30) de p bits ; un deuxième registre de décalage à droite (36) de q bits (q1≦q≦p) connecté en boucle et stockant la donnée d'entrée courante (E(k)) dans ses bits de poids fort ; et un additionneur (32) comprenant deux entrées reliées respectivement aux sorties des premier et deuxième registres à décalage, et une sortie reliée à l'entrée du premier registre à décalage. Un séquenceur (42) valide le décalage du premier registre pendant p cycles d'horloge et le décalage du deuxième registre pendant q cycles d'horloge commençant b cycles après le début desdits p cycles, le nombre b étant choisi en fonction du coefficient B.

摘要翻译： 本发明涉及一种使用数字积分器的滤波器，该数字积分器形成由到达频率F的q1位的输入数据（E）的系数B加权的和。积分器包括：第一p位右移寄存器 30）; 以循环连接并保持当前输入数据（E（k））为高位的第二q位右移寄存器（36）（q1