利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

6 条记录 (耗时 0.009 秒)

    Method for reading non-volatile memory cells
    1.
    发明公开
    Method for reading non-volatile memory cells 审中-公开
    用于读取非易失性存储器单元的方法

    公开(公告)号：EP1755128A2

    公开(公告)日：2007-02-21

    申请号：EP06118948.6

    申请日：2006-08-15

    申请人： Saifun Semiconductors Ltd.

    发明人： Shappir, Assaf ,  Cohen, Guy ,  Lusky, Eli

    IPC分类号： G11C16/26

    CPC分类号： G11C16/28 ,  G11C16/04 ,  G11C16/0475 ,  G11C29/02 ,  G11C29/021 ,  G11C29/026 ,  G11C29/28 ,  G11C29/50 ,  G11C29/50004

    摘要： A method includes changing a read reference level for reading a group of memory cells as a function of changes in a threshold voltage distribution of a different group of memory cells. The changing step includes determining a history read reference level of a group of history cells associated with a group of memory cells of a non-volatile memory cell array, allowing correct reading of the group of history cells, selecting a memory read reference level according to the first read reference level, and reading the non-volatile memory array cells.

    摘要翻译： 一种方法包括根据不同组存储器单元的阈值电压分布的改变来改变用于读取一组存储器单元的读取参考电平。 改变步骤包括确定与非易失性存储器单元阵列的一组存储器单元相关联的一组历史存储单元的历史读取参考电平，允许正确读取该组历史存储单元，根据 第一读取参考电平以及读取非易失性存储器阵列单元。

    Method, circuit and systems for erasing one or more non-volatile memory cells
    5.
    发明公开
    Method, circuit and systems for erasing one or more non-volatile memory cells 审中-公开
    的方法，电路和系统用于擦除一个或多个非易失性存储器单元

    公开(公告)号：EP1684307A1

    公开(公告)日：2006-07-26

    申请号：EP06100524.5

    申请日：2006-01-18

    申请人： Saifun Semiconductors Ltd.

    发明人： Shappir, Assaf ,  Eisen, Shai

    IPC分类号： G11C16/14

    CPC分类号： G11C16/10 ,  G06F12/1408 ,  G11C11/5635 ,  G11C16/0475 ,  G11C16/14 ,  G11C16/16 ,  G11C16/26 ,  G11C16/3404 ,  G11C16/344 ,  G11C16/3445 ,  G11C16/349 ,  G11C2216/18

    摘要： The present invention is a method, circuit and system for erasing one or more non-volatile memory ("NVM") cells in an NVM array or array segment, According to some embodiments of the present invention, one or more erase pulse parameters may be associated with each of a number of array segments within an NVM array. Separate erase pulse parameters may be associated with anywhere from one to all of the array segments within an NVM array. According to some embodiments of the present invention, a characteristic of an erase pulse (e.g. pulse amplitude, pulse duration, etc.) applied to one or more MVM cells within art array segment may be at least partially on one or more erase pulse parameters associated with the given array segment.

    摘要翻译： 本发明是用于擦除一个或多个非易失性存储器（“NVM”）细胞在NVM阵列或阵列段，。根据本发明的一些实施例的方法，电路和系统中，一个或多个擦除脉冲参数可以是 在NVM阵列内每个若干阵列段中的相关联。 单独的擦除脉冲参数可以与在NVM阵列内从一个到所有阵列段的任何位置相关联。 。根据本发明，一个擦除脉冲的特征的一些实施例中（例如脉冲幅值，脉冲持续时间等）适用于本领域阵列段内的一个或多个MVM细胞可以是在一个或多个擦除脉冲参数至少部分地相关联的 与给定阵列段。

    Alternating application of pulses on two sides of a cell
    6.
    发明公开
    Alternating application of pulses on two sides of a cell 审中-公开
    Wechselweise Anlegen von Pulsen一个zwei Seiten einer Zelle

    公开(公告)号：EP1463062A1

    公开(公告)日：2004-09-29

    申请号：EP04007003.9

    申请日：2004-03-24

    申请人： Saifun Semiconductors Ltd.

    发明人： Shappir, Assaf

    IPC分类号： G11C16/04 ,  G11C16/34

    CPC分类号： G11C16/3459 ,  G11C16/3454

    摘要： A method for operating on bits of a memory cell, the method comprising providing a memory cell that has two separated and separately chargeable areas on first and second sides of the cell, each chargeable area defining one bit, applying an injection pulse and a verify pulse on the first side of the cell, and before the first side of the cell has reached a verify level, applying an injection pulse and a verify pulse on the second side of the cell.

    摘要翻译： 一种用于对存储器单元的位进行操作的方法，所述方法包括提供存储单元，所述存储单元在所述单元的第一和第二侧上具有两个分开且可分开的可充电区域，每个可充电区域定义一位，施加注入脉冲和验证脉冲 在单元的第一侧，并且在单元的第一侧达到验证电平之前，在单元的第二侧上施加注入脉冲和验证脉冲。