-
公开(公告)号：EP0532672B1
公开(公告)日：1998-12-09
申请号：EP91912249.9
申请日：1991-05-29
CPC分类号： H04N9/641 , G06T3/0012 , G06T3/4007 , H04N3/223 , H04N3/227 , H04N3/27 , H04N5/2624 , H04N5/45 , H04N7/007 , H04N7/01 , H04N7/0105 , H04N7/0122 , H04N7/015 , H04N9/64 , H04N19/90
-
公开(公告)号：EP0685139A1
公开(公告)日：1995-12-06
申请号：EP93905058.0
申请日：1993-02-17
CPC分类号： H04N7/0122 , H04N7/007
摘要： A video display control system (30) automatically controls a video display responsive to detection of letterbox format input video signals having varying format display ratios. A detection circuit continuously detects the first and last lines of active video in a video signal. A memory stores scan line numbers corresponding to the first and last lines of active video. The height of the picture is determined from the scan line numbers of the first and last lines of active video. The picture height is indicative of the format display ratio of the letterbox input. A comparator circuit compares the picture height to a threshold corresponding to the widest expected format display ratio of a letterbox input signal. A control circuit, for example a microprocessor (30), is operable in a first mode of operation for enabling the memory to continuously update the stored scan line numbers unless the picture height exceeds the threshold.
-
公开(公告)号：EP0533738A1
公开(公告)日：1993-03-31
申请号：EP91910761.0
申请日：1991-05-29
CPC分类号： H04N9/641 , G06T3/0012 , G06T3/4007 , H04N3/223 , H04N3/227 , H04N3/27 , H04N5/2624 , H04N5/45 , H04N7/007 , H04N7/01 , H04N7/0105 , H04N7/0122 , H04N7/015 , H04N9/64 , H04N19/90
摘要： Récepteur de télévision grand écran comprenant un dispositif de visualisation vidéo (244) ayant un premier format d'image largeur/hauteur, par exemple, de 16x9. Un premier signal vidéo définit une première image. Un deuxième signal vidéo définit une deuxième image d'un deuxième format d'image présentant une largeur et une hauteur inférieures au premier format d'image, par exemple environ 4x3. Un processeur de signaux vidéo (301) comprime asymétriquement la deuxième image, par exemple 4:1 horizontalement et 3:1 verticalement. Une mémoire vidéo (420) stocke des lignes vidéo de l'image comprimée asymétriquement. Un autre processeur de signaux vidéo (300) réunit des parties de lignes vidéo du premier signal vidéo et les lignes vidéo stockées de l'image asymétriquement comprimée pour la visualisation simultanée des première et deuxième images. La deuxième image asymétriquement comprimée est affichée sans distorsion de format d'image. La deuxième image peut former un médaillon dans la première image. Un affichage pleine page peut comprendre un ensemble d'images provenant d'une seule source ou de sources multiples et occupant entièrement l'écran.
-
公开(公告)号：EP0532672A1
公开(公告)日：1993-03-24
申请号：EP91912249.0
申请日：1991-05-29
CPC分类号： H04N9/641 , G06T3/0012 , G06T3/4007 , H04N3/223 , H04N3/227 , H04N3/27 , H04N5/2624 , H04N5/45 , H04N7/007 , H04N7/01 , H04N7/0105 , H04N7/0122 , H04N7/015 , H04N9/64 , H04N19/90
摘要： Un système d'affichage vidéo comprend des convertisseurs analogiques/numériques (342, 346) destinés à quantifier des premier et second signaux vidéo, représentant des première et seconde images respectivement, à des niveaux supérieur et inférieur de résolution de quantification les uns par rapport aux autes. Les convertisseurs analogique/numérique (342, 346) peuvent fonctionner à des cadences d'échantillonnage différentes. L'image représentée est dans le signal de cadence d'échantillonnage inférieure peut sembler être sous-échantillonnée, par rapport à l'autre image. Un affichage vidéo est synchronisé avec le premier signal vidéo. Le second signal vidéo est synchronisé avec le premier signal vidéo. Un circuit de traitement de signaux modifie les premier et second signaux vidéo afin de représenter les première et seconde images respectivement dans des formats plus petits que celui de l'affichage vidéo. Un circuit de multiplexage (300) combine les signaux vidéo traités afin d'obtenir un affichage côte à côte desdites images. Un circuit augmentant la résolution de quantification améliore la qualité perçue du signal vidéo ayant le niveau inférieur de résolution de quantification.
-
5.发明公开
公开(公告)号：EP0885523A1
公开(公告)日：1998-12-23
申请号：EP97916204.0
申请日：1997-03-06
IPC分类号： H04N5
CPC分类号： H04N5/45
摘要： Apparatus for combining an auxiliary image and a main image includes a source of a main image video signal and a source of samples representing an auxiliary image video signal having successive fields. A quincunx subsampler is coupled to the auxiliary image sample source and subsamples the auxiliary image samples in either a first sample pattern in which samples are taken at a first set of horizontal locations, or a second sample pattern in which samples are taken at a second set of horizontal locations substantially midway between the first set, all in response to a control signal. A signal combiner is coupled to the quincunx subsampler and the main image signal source, and combines the main image signal and a signal representing the quincunx subsampled auxiliary image samples to generate a signal representing a combine image of the main and auxiliary images. A control circuit generates the quincunx subsampler control signal so that the quincunx subsampler takes samples in one of the sample patterns at the beginning of each auxiliary image video signal field, and in the other sample pattern after a switch time calculated so that the quincunx subsampled auxiliary image samples in the combined image all are taken by the same sample pattern.
-
公开(公告)号：EP0533738B1
公开(公告)日：1997-08-13
申请号：EP91910761.5
申请日：1991-05-29
CPC分类号： H04N9/641 , G06T3/0012 , G06T3/4007 , H04N3/223 , H04N3/227 , H04N3/27 , H04N5/2624 , H04N5/45 , H04N7/007 , H04N7/01 , H04N7/0105 , H04N7/0122 , H04N7/015 , H04N9/64 , H04N19/90
摘要： A wide screen television apparatus comprises a video display (244) having a first format display ratio of width to height, for example approximately 16x9. A first video signal defines a first picture. A second video signal defines a second picture in a second format display ratio of width to height smaller than the first format display ratio, for example approximately 4x3. A video signal processor (301) asymmetrically compresses the second picture, for example 4:1 horizontally and 3:1 vertically. A video memory (420) stores lines of video of the asymmetrically compressed picture. Another video signal processor (300) combines portions of lines of video in the first video signal with the stored lines of video of the asymmetrically compressed picture for simultaneous display of the first and second pictures. The asymmetrically compressed second picture is displayed without aspect ratio distortion. The second picture can form an inset within the first picture. A single picture display can itself comprise a full screen of pictures from one source or from multiple sources.
-
公开(公告)号：EP0532682A1
公开(公告)日：1993-03-24
申请号：EP91912590.0
申请日：1991-05-29
CPC分类号： H04N9/641 , G06T3/0012 , G06T3/4007 , H04N3/223 , H04N3/227 , H04N3/27 , H04N5/2624 , H04N5/45 , H04N7/007 , H04N7/01 , H04N7/0105 , H04N7/0122 , H04N7/015 , H04N9/64 , H04N19/90
摘要： Un système d'affichage vidéo comprend une source de premier signal vidéo (304) d'une première image ainsi qu'une source de second signal vidéo d'une seconde image. Un processeur de premier signal (304) accélère le premier signal vidéo. Le second signal vidéo (306) est synchronisé verticalement avec le premier signal vidéo. Le second signal vidéo est retardé d'une fraction d'une durée de trame dans une mémoire de trame. Un processeur de second signal (306) accélère le second signal vidéo synchronisé. Les premier et second signaux vidéo sont combinés pour permettre un affichage côte à côte des images. Si les premier et second rapports de format d'affichage sont chacun d'approximativement 4:3 et le troisième rapport de format d'affichage est d'approximativement 16:9, chacune des images côte à côte peut être affichée dans un rapport d'affichage de format d'approximativement 8:9. Si chacun des signaux vidéo est accéléré d'approximativement 4/3 et coupé horizontalement d'approximativement 1/3, chacune des images côte à côte est affichée sans distorsion de rapport d'aspect.
摘要翻译： 视频显示系统包括第一图像的第一视频信号源（304）和第二图像的第二视频信号源。 第一信号处理器（304）加速第一视频信号。 第二视频信号（306）与第一视频信号垂直同步。 第二视频信号在帧存储器中被延迟了帧持续时间的一小部分。 第二信号处理器（306）加速第二同步视频信号。 第一和第二视频信号被组合以允许图像的并排显示。 如果第一显示宽高比和第二显示宽高比各自大约为4:3并且第三显示宽高比大约为16：9，则可以在报告中显示每个并排图像。 大约8：9格式显示。 如果每个视频信号被加速大约4/3并被水平切割大约1/3，则每个并排图像被显示而没有宽高比失真。
-
公开(公告)号：EP0532652A1
公开(公告)日：1993-03-24
申请号：EP91911604.0
申请日：1991-05-29
发明人： ALTMANSHOFER, Robert, Dale , RODRIQUEZ-CAVAZOS, Enrique , WILLIS, Donald, Henry , ERSOZ, Nathaniel, Haluk , CANFIELD, Barth, Alan
CPC分类号： H04N9/641 , G06T3/0012 , G06T3/4007 , H04N3/223 , H04N3/227 , H04N3/27 , H04N5/2624 , H04N5/45 , H04N7/007 , H04N7/01 , H04N7/0105 , H04N7/0122 , H04N7/015 , H04N9/64 , H04N19/90
摘要： Un affichage vidéo a un premier rapport d'affichage de format. Un circuit de topograhie trace un affichage d'image réglable sur l'affichage vidéo. Un processeur de signaux produit des premier et second signaux vidéo à partir de signaux d'entrée vidéo ayant un ou différents rapports d'affichage de format. Un circuit de commutation couple sélectivement des sources de signaux vidéo comme les signaux vidéo d'entrée. Le processeur de signaux peut manipuler des données provenant des signaux d'entrée vidéo par interpolation et réduction du plan d'image sélective. Un circuit de synchronisation synchronise les premier et second processeurs de signaux avec le circuit de topographie. Un circuit de sélection choisit un signal de sortie vidéo entre les premier et second signaux vidéo traités et une combinaison des premier et second signaux vidéo traités. Un circuit de commande régule le circuit de topographie, les premier et second processeurs de signaux ainsi que le circuit de sélection afin de régler dans le rapport d'affichage de format et le rapport d'aspect d'images chaque image représentée dans le signal de sortie vidéo. Un des différents rapports d'affichage de format des signaux d'entrée vidéo peut être identique au premier rapport d'affichage de format de l'affichage vidéo. Le circuit de topographie peut comprendre un circuit générateur de canevas pour un tube cathodique ou un générateur de matrice d'adresses pour un affichage à cristaux liquides.
-
公开(公告)号：EP0685142B1
公开(公告)日：1999-09-08
申请号：EP93905999.4
申请日：1993-02-17
CPC分类号： H04N7/0122 , H04N3/223
-
公开(公告)号：EP0532652B1
公开(公告)日：1999-02-10
申请号：EP91911604.6
申请日：1991-05-29
发明人： ALTMANSHOFER, Robert, Dale , RODRIQUEZ-CAVAZOS, Enrique , WILLIS, Donald, Henry , ERSOZ, Nathaniel, Haluk , CANFIELD, Barth, Alan
IPC分类号： H04N5/44
CPC分类号： H04N9/641 , G06T3/0012 , G06T3/4007 , H04N3/223 , H04N3/227 , H04N3/27 , H04N5/2624 , H04N5/45 , H04N7/007 , H04N7/01 , H04N7/0105 , H04N7/0122 , H04N7/015 , H04N9/64 , H04N19/90
-
-
-
-
-
-
-
-
-
搜索结果
20 条记录 (耗时 0.018 秒)
