公开(公告)号：EP2309536A1

公开(公告)日：2011-04-13

申请号：EP10185173.1

申请日：2010-10-01

申请人： STmicroelectronics SA ,  STMicroelectronics (Crolles 2) SAS

发明人： Felk, Yacine ,  Chaabouni, Hamed ,  Farcy, Alexis

IPC分类号： H01L21/60

CPC分类号： H01L24/08 ,  H01L24/03 ,  H01L24/05 ,  H01L24/16 ,  H01L24/32 ,  H01L24/73 ,  H01L24/742 ,  H01L24/80 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/034 ,  H01L2224/035 ,  H01L2224/0401 ,  H01L2224/05073 ,  H01L2224/05187 ,  H01L2224/08145 ,  H01L2224/085 ,  H01L2224/13025 ,  H01L2224/13147 ,  H01L2224/16145 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/80143 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/80905 ,  H01L2224/80909 ,  H01L2224/83907 ,  H01L2224/9202 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/01006 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01058 ,  H01L2924/01094 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/00014 ,  H01L2924/05442

摘要： L'invention concerne un procédé d'assemblage d'une première puce semiconductrice (P2) munie de plots (5B) sur une deuxième puce ou tranche semiconductrice (P1) munie de plots (5A), consistant à recouvrir la ou les puces d'un diélectrique (20), à superposer les deux puces (P1,P2), les plots (5A,5B) étant disposés sensiblement en regard, et à appliquer une différence de potentiel entre les plots (5A,5B) des première (P2) et deuxième (P1) puces de façon à provoquer un claquage du diélectrique (20) et une diffusion du conducteur constituant les plots (5A,5B) dans les zones claquées, d'où il résulte qu'il se forme un trajet conducteur (21) entre les plots en regard (5A,5B).

摘要翻译： 该方法包括覆盖半导体芯片即 集成电路芯片或晶片（P1，P2），具有电介质（20）和重叠的半导体芯片，其中，所述电介质由氧化硅或碳掺杂的氢化硅氧化钛的层。 芯片的焊盘（5A，5B）被布置彼此相对的，其中所述垫由铜制成。 的电压差的芯片的焊垫之间施加以使所述电介质的击穿和导体的形成焊盘成细分的区域，其中导电路径相反的焊盘之间形成的扩散。