利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

43 条记录 (耗时 0.014 秒)

    Mehrkanaliger AD-Wandler
    5.
    发明公开
    Mehrkanaliger AD-Wandler 有权

    公开(公告)号：EP2190121A1

    公开(公告)日：2010-05-26

    申请号：EP08020314.4

    申请日：2008-11-21

    申请人： SICK AG

    发明人： Hug, Gottfried ,  Bohli, Alexander ,  Heindl, Jakob

    IPC分类号： H03M3/02

    CPC分类号： H03M3/474 ,  H03M3/43 ,  H03M3/436

    摘要： Ein mehrkanaliger AD-Wandler zur Wandlung mehrerer analoger Eingangssignale in ein jeweiliges digitales Ausgangssignal weist einen ΣΔ-Modulator auf, der mehrere jeweils einem Eingangssignal zugeordnete Eingangskomparatoren, eine diesen über einen Multiplexer nachgeordnete Samplingeinheit und eine einen DA-Wandler sowie einen Filter aufweisende Rückkoppelschleife umfasst, über die das Ausgangssignal der Samplingeinheit zu den Eingangskomparatoren zurückgeführt ist, wobei die Eingangskomparatoren, der Multiplexer, die Samplingeinheit und der DA-Wandler in einem FPGA realisiert sind und der Filter als Analogfilter ausgeführt und außerhalb des FPGA vorgesehen ist.

    摘要翻译： 转换器（10）具有一个Σ-Δ调制器（12），该Σ-Δ调制器包括分配给输入信号（IN1-INn）的输入比较器（14-1-14-n），一个通过多路复用器布置在比较器下游的采样单元 （16）和包括数模（DA）转换器（20）和滤波器的反馈回路（24）。 采样单元的输出信号由反馈回路返回给输入比较器。 比较器，多路复用器，采样单元和DA转换器在现场可编程门阵列（FPGA）中实现。 滤波器设计为模拟滤波器，并在FPGA外部提供。

    METHOD AND APPARATUS FOR MULTIPLEXED OVERSAMPLED ANALOG TO DIGITAL MODULATION
    6.
    发明公开
    METHOD AND APPARATUS FOR MULTIPLEXED OVERSAMPLED ANALOG TO DIGITAL MODULATION 失效
    方法和装置与MULTIPLEX OVER SCAN模拟/数字调制

    公开(公告)号：EP0835556A4

    公开(公告)日：2001-03-07

    申请号：EP96930485

    申请日：1996-06-03

    申请人： MANDL WILLIAM J

    发明人： MANDL WILLIAM J

    IPC分类号： H03M1/12 ,  H03M3/02 ,  H04N5/335 ,  H04N5/378 ,  H03M3/00

    CPC分类号： H04N5/335 ,  H03M3/474

    摘要： Apparatus for time multiplexed oversampled analog to digital modulation (700) is provided. Embodiments generally include a plurality of energy collection elements (702a and 702m) coupled to individual pixel processors (704a and 704m) preferably mounted proximate to each energy collection element. Each pixel processor shares a commons block of conversion logic (720, 722, 724) to form a plurality of integration loops to process the signal generated by each energy collection element. Specific embodiments are shown using CCD, CID, FET and charge well technologies.

    Signal interface circuit
    8.
    发明公开
    Signal interface circuit 有权
    Signalschnittstellenschaltung

    公开(公告)号：EP1956717A2

    公开(公告)日：2008-08-13

    申请号：EP08151247.7

    申请日：2008-02-11

    申请人： ABB Oy

    发明人： Miettinen, Erkki

    IPC分类号： H03M3/02

    CPC分类号： H03M3/474 ,  H03M3/43

    摘要： Interface unit (320) for voltage input signals comprising two or more input channels. The input signals of these two or more input channels (I 1 -I 7 ) are connected alternately by an analog multiplexer (204) to an analog-to-digital (A/D) converter (206). The A/D converter comprises an integrated sigma-delta modulator circuit (206) which generates a digitized 1-bit signal representing the input signal voltage level for a control unit (30) irrespective of whether the input channel signal is digital or analog. By means of the invention all input voltage channels (I 1 -I 7 ) are made similar such that the input channels (I 1 -I 7 ) of the interface unit can receive an analog or digital signal irrespective of each other.

    摘要翻译： 用于包括两个或多个输入通道的电压输入信号的接口单元（320）。 这两个或更多个输入通道（I 1 -I 7）的输入信号由模拟多路复用器（204）交替连接到模拟 - 数字（A / D）转换器（206）。 A / D转换器包括集成的Σ-Δ调制器电路（206），其生成表示用于控制单元（30）的输入信号电压电平的数字化1位信号，而不管输入通道信号是数字还是模拟。 通过本发明，所有输入电压通道（I 1 -I 7）被制成相似的，使得接口单元的输入通道（I 1 -I 7）可以接收模拟或数字信号，而不管彼此。

    ANALOG-DIGITAL-UMSETZER
    9.
    发明公开
    ANALOG-DIGITAL-UMSETZER 有权
    模拟数字转换器

    公开(公告)号：EP1138120A2

    公开(公告)日：2001-10-04

    申请号：EP99967870.9

    申请日：1999-12-08

    申请人： Infineon Technologies AG

    发明人： HAUPTMANN, Jörg ,  SCHRANZ, Christian

    IPC分类号： H03M3/02

    CPC分类号： H03M3/474

    摘要： The invention relates to an analog-digital converter which comprises a multitude of integrating circuits, a 1 bit analog-digital converter and a 1 bit digital-analog converter. The multitude of analog integrating circuits are connected in series and the 1 bit digital-analog converter is connected downstream from the last analog integrating circuit of the series. An output signal of the 1 bit analog-digital converter is transmitted to the 1 bit digital-analog converter, and an output signal of the 1 bit digital-analog converter is subtracted from an input signal of each analog integrating circuit. A multitude of input signals is transmitted via a multiplexer to the first analog integrating circuit of the series-connected analog integrating circuits. Each analog integrating circuit comprises a multitude of capacitors which correspond to the multitude of input signals, whereby a capacitor of the multitude of capacitors can be switched each time between an output and an input of the analog integrating circuit. The output signal of the 1 bit digital-analog converter is delayed according to the multitude of input signals.

    Delta Sigma type a/d converter
    10.
    发明公开
    Delta Sigma type a/d converter 审中-公开
    Delta-Sigma A / D-Wandler

    公开(公告)号：EP1130784A2

    公开(公告)日：2001-09-05

    申请号：EP01103671.2

    申请日：2001-02-23

    申请人： Hitachi, Ltd. ,  Hitachi Car Engineering Co., Ltd.

    发明人： Matsumoto, Masahiro ,  Murabayashi, Fumio ,  Yamauchi, Tatsumi ,  Hanzawa, Keizi

    IPC分类号： H03M3/02

    CPC分类号： H03M3/484 ,  H03M3/474

    摘要： A Δ Σ type AD converter includes a local D/A converter having a SC integrator which is constructed by an analog switch operated at the first and second timings of an input (1), an analog switch operated at the first and second timings of an input (2), an analog switch operated at the first and second timings without selection of the input, a capacitor charged and discharged by these analog switches and an operational amplifier (21), a comparator (22), a D-type flip-flop (28), a switch (29) and reference voltage sources (30, 31).

    摘要翻译： 一种DELTA SIGMA型AD转换器包括具有SC积分器的本地D / A转换器，SC积分器由在输入（1）的第一和第二定时操作的模拟开关构成，在第一和第二定时处操作的模拟开关 输入（2），在第一和第二定时操作的模拟开关，而不选择输入，由这些模拟开关充电和放电的电容器和运算放大器（21），比较器（22），D型触发器 触发器（28），开关（29）和参考电压源（30,31）。