-
公开(公告)号：JP6716716B2
公开(公告)日：2020-07-01
申请号：JP2018554740
申请日：2017-03-31
Inventor： ジョウ フェン , リウ シャン , スー チエン−シェン , ドー ニャン , ワン チュンミン
IPC: H01L21/336 , H01L29/788 , H01L29/792 , H01L27/11524
-
公开(公告)号：JP2020074256A
公开(公告)日：2020-05-14
申请号：JP2020016083
申请日：2020-02-03
Inventor： トラン ヒュー ヴァン , リー アン , ヴー トゥアン , グエン フン クオック , グエン ヴェト タン
Abstract: 【課題】フラッシュメモリシステムにおける消費電力を低減するための新しい回路構成を提供する。 【解決手段】不揮発性メモリ装置において、感知回路1300は、高電源に結合された第1の端子と、コンパレータ1301の第1の端子に結合された第2の端子とを有するPMOSトランジスタ1302と、PMOSトランジスタ1302の第2の端子とコンパレータ1301の第1の端子とに結合され、選択メモリセル1304に更に結合された、NMOSトランジスタ1303と、基準電圧レベルに結合されたコンパレータ1301の第2の端子と、を含む。 【選択図】図13
-
公开(公告)号：JP6676081B2
公开(公告)日：2020-04-08
申请号：JP2018004736
申请日：2018-01-16
Inventor： トラン ヒュー ヴァン , リー アィン , ヴー トゥアン , グエン フン クオック , ティワリ ヴィピン
-
公开(公告)号：JP2019525482A
公开(公告)日：2019-09-05
申请号：JP2019506619
申请日：2017-05-18
Inventor： スー チエン−シェン , ヤン ジェン−ウェイ , ウー マン−タン , チェン チュン−ミン , トラン ヒュー ヴァン , ドー ニャン
IPC: H01L29/788 , H01L29/792 , H01L27/11534 , H01L27/11536 , H01L27/11539 , H01L27/11543 , H01L27/11521 , H01L21/336
Abstract: メモリデバイスを形成する方法は、半導体基板上に第1の絶縁層を形成することと、第1の絶縁層上に導電材料層を形成することと、導電材料層上に絶縁ブロックを形成することと、絶縁ブロックの側面に沿って、かつ導電材料層上に絶縁スペーサを形成することと、導電性材料層にエッチングして、絶縁ブロック及び絶縁スペーサの直下に配置された導電性材料のブロックを形成することと、絶縁スペーサを除去することと、導電性材料のブロックの露出させた上縁部を取り囲む第1の部分、及び基板を覆って第1の絶縁層の第1の部分上に配置された第2の部分を有する、第2の絶縁層を形成することと、第2の絶縁層によって導電性材料のブロックから絶縁され、かつ第1及び第2の絶縁層によって基板から絶縁された、導電性ブロックを形成することと、を含む。
-
公开(公告)号：JP2019522862A
公开(公告)日：2019-08-15
申请号：JP2018561730
申请日：2017-05-14
Inventor： トラン ヒュー ヴァン , リー アン , ヴー トゥアン
IPC: G11C11/56 , G11C16/26 , H01L27/11524 , H01L21/336 , H01L29/788 , H01L29/792 , G11C16/28
Abstract: 本発明は、フラッシュメモリ装置における読み出し動作で使用するための、改善された感知増幅器及び関連する方法に関する。1つの実施形態において、感知増幅器は、ビルトイン電圧オフセットを含む。別の実施形態において、電圧オフセットは、コンデンサの使用を通じて感知増幅器において誘導される。別の実施形態において、感知増幅器は、参照信号の傾斜タイミングを利用して、選択したセルと参照セルとの比較によって引き出された電流から「0」又は「1」が検出されるマージンを増加させる。別の実施形態において、感知増幅器は、いかなる電圧オフセットも伴わずに使用される。
-
Patent Agency Ranking
公开(公告)号：JP2019519059A
公开(公告)日：2019-07-04
申请号：JP2018560678
申请日：2017-05-14
Inventor： トラン ヒュー ヴァン , リー アン , ヴー トゥアン
IPC: G11C16/08
Abstract: 本発明は、4つの端子だけを備えたフラッシュメモリセル及びそのようなフラッシュメモリセルのアレイを操作するためのデコーダ回路構成に関する。本発明は、先行技術と比較して、フラッシュメモリセルごとの端子を少なくすることを可能にし、その結果、デコーダ回路構成の単純化及びフラッシュメモリセルごとに必要な全体的なダイスペースの簡素化が実現される。本発明はまた、先行技術のフラッシュメモリセルと比較して、端子の数が少ないにも拘わらず、4つの端子のうちの1つ以上に対して高電圧を使用して、読み出し、消去、及びプログラミング動作を可能にする。
-
公开(公告)号：JP2019512889A
公开(公告)日：2019-05-16
申请号：JP2018550420
申请日：2017-03-27
Inventor： ワン チュンミン
IPC: H01L29/788 , H01L29/792 , H01L27/11521 , H01L21/336
Abstract: 小型の不揮発性メモリセルアレイは、絶縁層内に第1のトレンチを行方向に形成することと、第1のトレンチに第1の絶縁材料を充填することと、絶縁層内に第2トレンチを列方向に形成することと、第2のトレンチにSTI分離材料を形成することと、第1のトレンチを介してソース領域を形成することと、によって実現される。これに代わって、STI分離領域を連続的に形成してもよく、ソース拡散インプラントは、活性領域を横切ってSTI分離領域の下にそれぞれ延在する連続的なソース線拡散部を形成するのに十分なエネルギーを有する。これにより、隣接するメモリセル対の制御ゲートをより近づけて形成することができる。
-
公开(公告)号：JP6503471B2
公开(公告)日：2019-04-17
申请号：JP2017546127
申请日：2016-03-02
Inventor： チェン チュン−ミン , ヤン ジェン−ウェイ , スー チェン−シェン , ウー マン−タン , ドー ニャン
IPC: H01L27/11524 , H01L21/336 , H01L29/788 , H01L29/792 , H01L27/11531
-
公开(公告)号：JP2018537866A
公开(公告)日：2018-12-20
申请号：JP2018542670
申请日：2016-10-14
Inventor： ジョウ フェン , リウ シャン , ヤン ジェン−ウェイ , ドー ニャン
IPC: H01L21/336 , H01L29/788 , H01L29/792 , H01L21/316 , H01L27/11521
Abstract: 不揮発性メモリセルは、シリコン基板と、シリコン基板に形成されたソース領域及びドレイン領域(基板のチャネル領域がソース領域とドレイン領域との間に画定されている)と、チャネル領域の第1の部分の上に配設されてそこから絶縁された金属浮遊ゲートと、金属浮遊ゲートの上に配設されてそこから絶縁された金属制御ゲートと、ソース領域の上に配設されてそこから絶縁されたポリシリコン消去ゲートと、チャネル領域の第2の部分の上に配設されてそこから絶縁されたポリシリコンワード線ゲートと、を含む。
-
公开(公告)号：JP2018536960A
公开(公告)日：2018-12-13
申请号：JP2018519858
申请日：2016-09-13
IPC: H01L21/336 , H01L29/788 , H01L29/792 , H01L27/11524 , H01L27/11521 , G11C16/04 , G11C16/14 , G11C16/10
Abstract: メモリデバイス及び動作方法は、不揮発性メモリセルのアレイ及びコントローラを含む。コントローラは、第1のエネルギーマージンを有する動作電圧を使用して第1の複数の不揮発性メモリセル上で動作(例えば、消去、プログラム等)を行い、かつ第1のエネルギーマージンを超える第2のエネルギーマージンを有する動作電圧を使用して第2の複数の不揮発性メモリセル上で同一の動作を行うように構成されている。エネルギーマージンを変化させる動作は、エネルギーを節約しかつ摩耗を防ぐために、記憶されるデータの必要な記憶寿命に基づく(短期間記憶されるデータの場合は低エネルギーマージン)。
-
-
-
-
-
-
-
-
-
Search Results
278
records
(took 0.024 seconds)
