公开(公告)号：KR102233084B1

公开(公告)日：2021-03-30

申请号：KR1020190085839A

申请日：2019-07-16

申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

发明人： 히데히로 후지와라 ,  리원 왕 ,  옌후에이 천 ,  홍전 리아오 ,  조나단 쫑영 창

IPC分类号： G11C11/419 ,  G11C7/10 ,  G11C7/12 ,  G11C11/412

CPC分类号： G11C11/4094 ,  G11C7/12 ,  G11C11/4096 ,  G11C11/412 ,  G11C11/419 ,  G11C7/1048 ,  G11C7/18 ,  G11C7/1096

摘要： 반도체 메모리 디바이스는, 로컬 기록 비트(local write bit; LWB) 라인; 로컬 기록 비트_바(local write bit_bar; LWB) 라인; 글로벌 기록 비트(global write bit; GWB) 라인; 글로벌 기록 비트_바(global write bit_bar; GWBL_bar) 라인; 세그먼트들의 열 - 각각의 세그먼트는 비트 셀들을 포함하고, 비트 셀들 각각은 래치 회로, 및 대응하는 LWB 및 LWB_bar 라인들을 래치 회로에 연결시키는 제1 및 제2 패스 게이트들을 포함함 -; 및 분산형 기록 구동 장치를 포함한다. 분산형 기록 구동 장치는, GWB 라인과 LWB 라인 사이에 연결된 제1 인버터, 및 GWB_bar 라인과 LWB_bar 라인 사이에 연결된 제2 인버터를 포함한 글로벌 기록 드라이버; 및 각각의 세그먼트의 내부에 포함된 로컬 기록 드라이버를 포함하고, 각각의 로컬 기록 드라이버는 GWB 라인과 LWB 라인 사이에 연결된 제3 인버터; 및 GWB_bar 라인과 LWB_bar 라인 사이에 연결된 제4 인버터를 포함한다.

公开(公告)号：KR102226821B1

公开(公告)日：2021-03-12

申请号：KR1020150010113A

申请日：2015-01-21

申请人： 에스케이하이닉스 주식회사

发明人： 김홍중

IPC分类号： G11C7/06 ,  G11C5/14 ,  G11C7/08 ,  G11C7/12

CPC分类号： G11C7/067 ,  G11C5/144 ,  G11C5/146 ,  G11C5/147 ,  G11C7/08 ,  G11C7/12

摘要： 본 발명은 반도체 장치에 관한 것으로, 파워 온 시 전류 소비를 줄일 수 있도록 하는 기술이다. 이러한 본 발명은 센스앰프 인에이블신호에 응답하여 제 1센스앰프 구동신호와 제 2센스앰프 구동신호를 생성하며, 차단신호에 응답하여 제 1센스앰프 구동신호와 제 2센스앰프 구동신호의 인가단에 생성되는 누설전류를 차단하는 센스앰프 구동 제어부, 제 1센스앰프 구동신호와 제 2센스앰프 구동신호에 응답하여 제 1센스앰프 구동노드 및 제 2센스앰프 구동노드를 선택적으로 연결시키는 센스앰프 구동부 및 제 1센스앰프 구동노드와 제 2센스앰프 구동노드를 통해 제 1구동전압과 제 2구동전압을 인가받아 비트라인쌍의 전압 차를 센싱 및 증폭하는 센스앰프를 포함한다.

公开(公告)号：JP6540006B2

公开(公告)日：2019-07-10

申请号：JP2014251204

申请日：2014-12-11

申请人： 株式会社ソシオネクスト

发明人： 原田 俊介 ,  有田 森美

IPC分类号： G11C11/4091 ,  G11C7/12 ,  G11C11/419

公开(公告)号：JP6470146B2

公开(公告)日：2019-02-13

申请号：JP2015167323

申请日：2015-08-27

申请人： 東芝メモリ株式会社

发明人： 前田 高志

IPC分类号： G11C7/12 ,  G11C16/04 ,  G11C16/24

公开(公告)号：JP2018528563A

公开(公告)日：2018-09-27

申请号：JP2018504786

申请日：2016-07-26

申请人： パワー ダウン セミコンダクター インコーポレイテッド

发明人： ハフマン デイヴィッド エイ

IPC分类号： G11C11/419 ,  G11C7/12 ,  G11C11/412

CPC分类号： G11C11/419 ,  G11C7/065 ,  G11C7/12 ,  H01L27/11

摘要： SRAMセルが、第1の抵抗器を介して第2のインバータの入力リードに結合された出力リードを有する第1のインバータを含む。第2のインバータの出力リードは、第2の抵抗器を介して第1のインバータの入力リードに結合される。第1のインバータの入力リードには、第1のスイッチを介して第1の書き込みビット線が結合され、第2のインバータの入力リードには、第2のスイッチを介して第2の書き込みビット線が結合される。これらの抵抗器により、セルにデータが書き込まれる際に、書き込みビット線を駆動する回路がインバータに過電力を供給する必要がない。セルは、SRAMセルの複数の列を含むアレイの一部であり、各列は、書き込みビット線の対に結合される。共振発振器が、書き込みビット線を正弦波で駆動する。これにより、SRAMアレイによって消費される電力が減少する。 【選択図】図4

公开(公告)号：JP2018101457A

公开(公告)日：2018-06-28

申请号：JP2018004736

申请日：2018-01-16

申请人： シリコン ストーリッジ テクノロージー インコーポレイテッド ,  SILICON STORAGE TECHNOLOGY, INC.

发明人： トラン ヒュー ヴァン ,  リー アィン ,  ヴー トゥアン ,  グエン フン クオック ,  ティワリ ヴィピン

IPC分类号： H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  H01L27/11526 ,  G11C16/24 ,  G11C7/06 ,  G11C7/12 ,  G11C7/14 ,  G11C16/28

CPC分类号： G11C16/28 ,  G11C7/062 ,  G11C7/067 ,  G11C7/12 ,  G11C16/00 ,  G11C16/06 ,  G11C16/24 ,  G11C16/26 ,  G11C2207/063 ,  H01L27/11519

摘要： 【課題】高度なナノメートルフラッシュメモリデバイスのための改善された検知回路を提供する。 【解決手段】検知回路200は、選択されたフラッシュメモリセルに連結され、かつ、ビット線と、第1の隣接したビット線からの第1の寄生キャパシタ216と、第2の隣接したビット線からの第2の寄生キャパシタ218と、を備えるメモリデータ読み取りブロック210と、参照メモリセルに連結されるメモリ参照読み取りブロック220と、選択されたフラッシュメモリセルに記憶される値を決定するためのメモリデータ読み取りブロック210及びメモリ参照読み取りブロック220に連結される差動増幅器ブロック230と、を備える。第1の寄生キャパシタ及び第2の寄生キャパシタを補正するために、メモリデータ読み取りブロック210及びメモリ参照読み取りブロック220がプリチャージ回路250に連結される。 【選択図】図4

公开(公告)号：JP6208895B2

公开(公告)日：2017-10-04

申请号：JP2016555593

申请日：2015-02-13

申请人： シリコン ストーリッジ テクノロージー インコーポレイテッド ,  SILICON STORAGE TECHNOLOGY, INC.

发明人： トラン ヒュー ヴァン ,  グエン フン クオック ,  リー アィン ,  ヴー トゥアン

IPC分类号： G11C7/06 ,  G11C7/12 ,  G11C16/28

CPC分类号： G11C16/28 ,  G11C11/1673 ,  G11C13/004 ,  G11C16/0425 ,  G11C7/065 ,  G11C2216/04

公开(公告)号：JP4637456B2

公开(公告)日：2011-02-23

申请号：JP2003088701

申请日：2003-03-27

申请人： 三星電子株式会社Samsung Electronics Co.,Ltd.

发明人： 朴▲祥▼均 ,  李鎬哲

IPC分类号： G11C11/407 ,  G11C11/4091 ,  G11C7/10 ,  G11C7/12 ,  G11C7/22 ,  G11C11/4063 ,  G11C11/4076 ,  G11C11/409 ,  G11C11/4094

CPC分类号： G11C11/4076 ,  G11C7/1072 ,  G11C7/12 ,  G11C7/22 ,  G11C11/4094 ,  G11C2207/229

公开(公告)号：JP4628026B2

公开(公告)日：2011-02-09

申请号：JP2004200745

申请日：2004-07-07

申请人： 株式会社ハイニックスセミコンダクターHynix Semiconductor Inc.

发明人： 永 守 金

IPC分类号： G11C11/407 ,  G11C7/10 ,  G11C7/12 ,  G11C11/4074 ,  G11C11/408 ,  G11C11/4094 ,  G11C11/4096 ,  H03K19/013 ,  H03K19/017 ,  H03K19/082

CPC分类号： G11C11/4096 ,  G11C7/1048 ,  G11C11/4087 ,  G11C2207/002 ,  H03K19/0136 ,  H03K19/01721

公开(公告)号：JP4625510B2

公开(公告)日：2011-02-02

申请号：JP2008089342

申请日：2008-03-31

申请人： シャープ株式会社

发明人： 剛至 井上 ,  篤志 島岡 ,  佳直 森川 ,  幸夫 玉井

IPC分类号： G11C11/15 ,  G11C13/00 ,  G11C7/06 ,  G11C7/12 ,  G11C7/14 ,  G11C8/08

CPC分类号： G11C7/062 ,  G11C7/06 ,  G11C7/12 ,  G11C7/14 ,  G11C8/08