-
公开(公告)号:JPWO2015133028A1
公开(公告)日:2017-04-06
申请号:JP2016506088
申请日:2014-12-04
Applicant: 三菱電機株式会社
CPC classification number: G06F13/28 , G06F13/404
Abstract: データを記憶するデータ記憶部(101)と、アドレスを指定してデータ記憶部(101)から映像データを読み出し、データ記憶部(101)に書き込むDMA部(106)と、DMA部(106)が指定したアドレスを変換するアドレス変換規則を記憶するアドレス変換規則記憶部(104)と、そのアドレス変換規則に従って、DMA部(106)が指定したアドレスを変換するアドレス変換部(105)とを備え、アドレス変換規則は、一連の領域のアドレスを、データ記憶部(101)の複数の領域に記憶されている映像データのアドレスに変換する規則であり、アドレス変換部(105)は、アドレス変換有無判定部を備え、アドレス変換有無判定部は、アドレス変換用に割り当てた第3の領域とのアドレス比較によりアドレス変換の有無を判定することを特徴とする。
-
公开(公告)号:JPWO2015068239A1
公开(公告)日:2017-03-09
申请号:JP2015546206
申请日:2013-11-07
Applicant: 株式会社日立製作所
CPC classification number: G06F3/0655 , G06F3/0613 , G06F3/067 , G06F13/28
Abstract: 計算機システムが、第1のストレージ制御モジュールと、少なくとも1のサーバモジュールとを有する。第1のストレージ制御モジュールは、複数のストレージプロセッサを有する。各サーバモジュールが、サーバプロセッサと、そのサーバプロセッサと複数のストレージプロセッサのうちの少なくとも2のストレージプロセッサとに接続するサーバI/Fとを有する。少なくとも1のサーバモジュールのうちのいずれか1のサーバである発行サーバのサーバI/Fは、発行サーバのサーバプロセッサから発行されたI/Oリクエストの発行サーバ識別情報と当該I/Oリクエストの宛先ストレージ記憶領域の識別情報と当該宛先ストレージ記憶領域を担当する前記ストレージプロセッサの識別情報とを対応付ける振り分け情報を参照することによってストレージプロセッサの特定し、特定されたストレージプロセッサにI/Oリクエストに基づくコマンドを送出する。
-
公开(公告)号:JPWO2014115277A1
公开(公告)日:2017-01-19
申请号:JP2014558362
申请日:2013-01-24
Applicant: 株式会社日立製作所
CPC classification number: G06F11/1004 , G06F11/00 , G06F11/1096 , G06F13/00 , G06F13/28
Abstract: 複数の演算部が、複数のデータに基づいて複数の保証コードを夫々算出することにより、データの転送性能を向上させる。ストレージ装置は、チャネル制御部と、記憶部と、プロセッサと、を備える。チャネル制御部は、複数の演算部を有する。プロセッサは、複数の要素データを読み出す要求をホストコンピュータから受信した場合、複数の演算部に対して複数の要素データを夫々指定する。複数の演算部は、記憶部から複数の要素データを夫々読み出し、複数の要素データに基づいて複数の保証コードである複数の部分コードを夫々算出し、プロセッサへ複数の部分コードを夫々送る。プロセッサは、複数の部分コードに基づいて、連結された複数の要素データを含む系列データの保証コードである系列コードを算出する。
Abstract translation: 多个操作部,通过分别计算基于多个数据的多个保证码,以提高数据传输的性能。 该存储装置包括信道控制单元,存储单元,处理器和。 信道控制单元包括多个操作部。 所述处理器接收到从主计算机读出的多个单元数据的请求时,分别对多个操作部指定多个元素数据。 多个操作部,从所述存储单元中的多个元素数据分别读出,多个多个保证码的部分码分别计算基于所述多个元件的数据,并发送所述多个部分的代码的所述处理器。 所述处理器基于所述多个局部码,并计算序列码是一个安全码系列数据包括链接多个元件的数据。
-
公开(公告)号:JP2016536697A
公开(公告)日:2016-11-24
申请号:JP2016535388
申请日:2014-07-28
Applicant: フジツウ テクノロジー ソリューションズ インタレクチュアル プロパティ ゲーエムベーハー , フジツウ テクノロジー ソリューションズ インタレクチュアル プロパティ ゲーエムベーハー
Inventor: クレーメンス,マルティン , シュロッサー,フランツ , カール−ヨーゼフ ルッテゲナオ, , カール−ヨーゼフ ルッテゲナオ,
CPC classification number: G06F13/28 , G06F9/54 , G06F11/302 , G06F11/3031 , G06F11/3065
Abstract: 本発明は、少なくとも1つの拡張バス(160)を有するシステムコンポーネント(110)と、少なくとも1つの拡張バス(160)に結合され、少なくとも1つのオペレーティングシステム(122)のプログラムコードを実行するように意図される少なくとも1つのプロセッサ(130)とを有するコンピュータシステム(100)に関連する。コンピュータシステム(100)は、システムコンポーネント(110)上に配置されるシステム管理モジュール(180)と、少なくとも1つのメモリ(140,182)とを有する。この場合において、システム管理モジュール(180)は少なくとも1つの拡張バス(160)に結合され、及び、少なくとも1つの拡張バス(160)は少なくとも1つのメモリ(140,182)に対する直接的なアクセスを許容する。システム管理モジュール(180)は、双方向トランスポートレイヤを有するプロトコルスタック(300,400)を実現するインターフェース(320)を有し、双方向トランスポートレイヤは、オペレーティングシステム(122)とデータをやり取りするために、少なくとも1つのメモリ(140,182)のうちの所定の共有メモリ領域(240)を提供するために使用される。本発明は、コンピュータシステム(100)を監視するシステム管理モジュール(180)の利用、及び、オペレーティングシステム(122)とコンピュータシステム(100)のシステム管理モジュール(180)との間で双方向にデータをやり取りする方法にも関連する。【選択図】図3
Abstract translation: 本发明包括具有至少一个扩展总线(160)的系统组件(110),耦合到至少一个扩展总线(160),用于执行至少一个操作系统的程序代码(122) 它是相关联的计算机系统具有至少一个处理器(130)(100)。 计算机系统(100),则系统管理模块连接到系统部件(110)和(180),和至少一个存储器(140182)。 在这种情况下,系统管理模块(180)被耦合到至少一个扩展总线(160),和至少一个扩展总线(160)允许直接访问至少一个存储器(140182)。 系统管理模块(180)具有用于实现具有双向传输层,以交换与操作系统数据的双向传输层(122)的协议栈(300,400)的接口(320) ,它被用来提供存储器(140182)(240)的至少一个预定的共享存储器区域。 本发明利用一个监视计算机系统(100)(180)的系统管理模块,并在计算机系统中的操作系统(122)(100)的系统管理模块之间的两个方向的数据(180) 也与交流如何。 点域
-
公开(公告)号:JP2016181870A
公开(公告)日:2016-10-13
申请号:JP2015062272
申请日:2015-03-25
Applicant: ルネサスエレクトロニクス株式会社
IPC: G06F13/16 , G06F12/00 , G06F13/36 , H04N19/436
CPC classification number: G06F13/4068 , G06F13/28 , G06F9/5066 , H04N19/176
Abstract: 【課題】他の処理ユニットのデータが原因でバストラフィックが増加することを防止する処理装置及び処理装置の制御方法を提供する。 【解決手段】複数の処理ユニット401−0〜401−Mのそれぞれに対応して、処理ユニット間でデータを転送する複数の転送モジュール402−0〜402−Mを設ける。そして、複数の処理ユニット401−0〜401−M毎に、処理ユニット内のサブユニットと、処理ユニットに対応して設けた転送モジュールと、を第1のリングバス403−0〜403−Mによってリング状に接続する。さらに、複数の転送モジュール402−0〜402−Mを第2のリングバス404によってリング状に接続する。 【選択図】図13
Abstract translation: 要解决的问题:提供一种用于处理装置的处理装置和控制方法,防止由另一处理单元中的数据引起的总线流量的增加。解决方案:处理装置包括多个传送模块402-0至402- M分别在与多个处理单元401-0至401-M相关联的处理单元之间传送数据。 对于多个处理单元401-0至401-M中的每一个,处理单元中的子单元和对应于处理单元设置的传送模块通过第一环形总线403-0至403- M. 此外,多个传送模块402-0至402-M通过第二环形总线404连接成环形。选择的图示:图13
-
公开(公告)号:JP5989101B2
公开(公告)日:2016-09-14
申请号:JP2014513992
申请日:2012-05-25
Inventor: シュウェッド、ピーター、ケネス , オークス、ケネス、ジェームズ , サットン、ピーター、グリム , ドリーヴァー、ピーター、ダナ , ユデンフレンド、ハリー , グラッセン、スティーヴン、ガードナー
CPC classification number: G06F9/3861 , G06F11/0775 , G06F11/085 , G06F13/124 , G06F13/28 , G06F3/0619 , G06F3/0635 , G06F3/0689 , G06F9/30032 , G06F9/30043 , G06F12/0246
-
公开(公告)号:JPWO2014054122A1
公开(公告)日:2016-08-25
申请号:JP2014539516
申请日:2012-10-02
Applicant: 富士通株式会社
CPC classification number: G06F13/4221 , G06F1/1626 , G06F1/1632 , G06F13/28 , G06F21/83 , H04L63/0492 , H04L63/0876 , H04L63/18 , H04W12/06
Abstract: 情報機器と機能拡張ユニットとの接続時におけるセキュリティを確保する。情報処理装置(10)は、記憶部(11)、受信部(12)および制御部(13)を有する。記憶部(11)は、データ送受信を許可する機能拡張ユニット(20)を示すユニット識別情報を記憶する。受信部(12)は、機能拡張ユニット(20)が接近したとき、接近した機能拡張ユニット(20)から当該機能拡張ユニット(20)を示すユニット識別情報を無線通信により受信する。制御部(13)は、受信したユニット識別情報と、記憶部(11)に記憶されたユニット識別情報とが一致したとき、接近した機能拡張ユニット(20)との有線伝送路(14,23)を介したデータ送受信を許可する。
Abstract translation: 为了确保安全性,当信息装置和增强功能单元之间的连接。 信息处理装置(10)包括存储器(11),接收器(12)和所述控制单元(13)。 存储单元(11)存储表示该功能扩展单元,其允许数据传输和接收(20)的单元的识别信息。 接收器(12)具有当所述扩展单元(20)已接近由无线通信接收到指示从接近功能扩展单元(20)的功能扩展单元中单元的识别信息(20)的功能。 控制单元(13)包括一个单元接收的识别信息,当存储在存储单元中的单元的识别信息(11)匹配的,紧密间隔功能扩展单元之间的有线传输路径(20)(14,23) 它允许数据的发送和接收经由。
-
公开(公告)号:JP2016114968A
公开(公告)日:2016-06-23
申请号:JP2014250612
申请日:2014-12-11
Applicant: 株式会社東芝
IPC: G06F13/28
CPC classification number: G06F13/28 , G06F11/1016 , G06F12/1081 , G06F13/1694 , G06F2212/656
Abstract: 【課題】CPUの負荷を低減する。 【解決手段】一つの実施形態によれば、半導体集積回路は、DMAコントローラ、メモリコントローラ、演算処理部、制御統括部を有する。DMAコントローラは、メモリへのデータ転送を制御し、メモリに格納されているデータの転送を制御する。メモリコントローラは、DMAコントローラの転送動作を制御し、記憶部に格納されているデータをメモリに転送する、或いはメモリのデータを記憶部に格納する。演算処理部は、DMAコントローラにより転送されたデータの誤り訂正を実行する。制御統括部は、メモリコントローラにデータ転送開始の指示をし、転送完了処理を実行する。 【選択図】 図1
Abstract translation: 要解决的问题:降低CPU负载。解决方案:半导体集成电路包括DMA控制器,存储器控制器,算术处理部分和控制集成部分。 DMA控制器控制到存储器的数据传输,以控制存储在存储器中的数据传输。 存储器控制器控制DMA控制器的传送操作,将存储在存储部分中的数据传送到存储器,或将数据存储在存储器上的存储器中。 算术处理部执行由DMA控制器传送的数据的纠错。 控制集成部分向存储器控制器发出指令以开始数据传输,并执行传输完成处理。选择图:图1
-
公开(公告)号:JP2016103112A
公开(公告)日:2016-06-02
申请号:JP2014240507
申请日:2014-11-27
Applicant: 株式会社リコー
Inventor: 吉岡 太一
IPC: G06F13/28
Abstract: 【課題】DMAコントローラ連動におけるソフトウェアプログラムによる制御を簡略化すること。 【解決手段】異なるDMAコントローラ間で前記DMAコントローラ同士が互いの動作状況に応じてメモリを介してデータ転送を行う連動データ転送を制御するデータ転送制御装置であって、前記連動データ転送が指示された場合に、前記DMAコントローラへのメモリ領域の割り当てを要求する割当要求部と、前記メモリ領域の割り当てが要求された場合に、前記DMAコントローラに前記メモリ領域を割り当てる領域割当部と、を備え、前記メモリ領域が割り当てられた前記DMAコントローラは、割り当てられた前記メモリ領域を介して前記連動データ転送を行う。 【選択図】図1
Abstract translation: 要解决的问题:简化由DMA控制链接中的软件程序的控制。解决方案:一种数据传输控制装置,其中DMA控制器根据不同DMA控制器之间的相互操作状态控制链接数据传输以执行通过存储器的数据传输 包括在指示链接数据传送的情况下向DMA控制器请求分配存储区域的分配请求部分和用于在DMA分配的情况下将存储区域分配给DMA控制器的区域分配部分 请求存储区。 具有分配存储器区域的DMA控制器通过分配的存储区域进行链接数据传送。选择图:图1
-
公开(公告)号:JP5902834B2
公开(公告)日:2016-04-13
申请号:JP2014554996
申请日:2013-06-25
Applicant: インテル・コーポレーション
Inventor: デイビス、アーリン アール. , ウッドラフ、ロバート ジェイ.
CPC classification number: G06F13/28
-
-
-
-
-
-
-
-
-