公开(公告)号：JP2017538160A

公开(公告)日：2017-12-21

申请号：JP2017528223

申请日：2015-11-30

Applicant: アイメック・タイワン・カンパニーIMEC Taiwan Co. ,  アイメック・タイワン・カンパニーIMEC Taiwan Co. ,  アイメック・ヴェーゼットウェーImec Vzw ,  アイメック・ヴェーゼットウェーImec Vzw

Inventor： シャオ・チン−チュン ,  チャン・ティン−ティン ,  リャオ・チャオ−カン

IPC: G02B7/28 ,  G02B7/36 ,  G03H1/22 ,  H04N5/232

CPC classification number: G03H1/0866 ,  G03H2001/0447 ,  G03H2001/0883 ,  G06T7/11 ,  G06T7/13 ,  G06T7/136 ,  G06T7/187

Abstract: 本発明は、最適な焦点面を決定するためのオートフォーカス方法を開示している。この方法は、ホログラフィ画像を再構成するステップ(201)と、再構成画像の実部に基づいて、少なくとも2つの再構成深度で第1エッジ検出を実施し、再構成画像の虚部に基づいて、少なくとも2つの再構成深度で第2エッジ検出を実施するステップ(203)とを含む。この方法は、第1、第2エッジ検出にそれぞれ関する統計的ばらつきに基づいて、各深度について第1、第2鮮明さ測定値を取得するステップ(204)をさらに含む。また、この方法は、少なくとも2つの深度について測定したスカラー鮮明さ測定値の比較に基づいて、少なくとも1つのオブジェクトについて焦点面を決定するステップ(205)を含む。ここで、このスカラー測定値は、第1、第2鮮明さ測定値に基づくものである。

公开(公告)号：JP2018194840A

公开(公告)日：2018-12-06

申请号：JP2018093909

申请日：2018-05-15

Applicant: アイメック・ヴェーゼットウェー ,  IMEC VZW ,  アイメック・ユーエスエイ・ナノエレクトロニクス・デザイン・センター ,  Imec USA Nanoelectronics Design Center

Inventor： エミリー・ギャラガー ,  セドリック・ハイヘバールト ,  イヴァン・ポランティエ ,  ハンス・クリストフ・アデルマン ,  マリーナ・ティンメルマンス ,  イ・ジェウク

IPC: G03F1/62

CPC classification number: G03F1/64 ,  B82Y30/00 ,  B82Y40/00 ,  C01B32/159 ,  G03F1/22 ,  G03F1/62

Abstract: 【課題】カーボンナノチューブペリクル膜の形成する方法を提供する。 【解決手段】極端紫外線リソグラフィレチクルのためのカーボンナノチューブペリクル膜を形成する方法に関する。この方法は、少なくとも1つのカーボンナノチューブフィルム104のオーバーラップするカーボンナノチューブ110を、前記少なくとも1つのカーボンナノチューブフィルム104を第1の加圧面106と第2の加圧面108との間で加圧することによって、共に結合するステップを含み、これにより、自立型カーボンナノチューブペリクル膜102を形成する。 【選択図】図1

公开(公告)号：JP2016527719A

公开(公告)日：2016-09-08

申请号：JP2016528381

申请日：2014-06-11

Applicant: アイメック・ヴェーゼットウェーImec Vzw ,  アイメック・ヴェーゼットウェーImec Vzw ,  ネーデルランツェ・オルガニザーティ・フォール・トゥーヘパストナトゥールウェテンシャッペレイク・オンダーズーク・テーエヌオー ,  カトリーケ・ユニフェルシテイト・ルーヴァンKatholieke Universiteit Leuven ,  カトリーケ・ユニフェルシテイト・ルーヴァンKatholieke Universiteit Leuven

Inventor： マノジ・ナグ ,  アジャイ・サムパス・ブーロカム ,  ヨハン・ミュラー

IPC: H01L21/336 ,  H01L29/786

CPC classification number: H01L29/66742 ,  H01L29/78618 ,  H01L29/7869

Abstract: 本開示は、予め定めた場所において金属酸化物半導体層の電気伝導性を改善するための方法を提供する。方法は、基板上に金属酸化物半導体層を設けることと、原子層堆積法を用いて、金属酸化物半導体層の上に金属酸化物層を設けることとを含み、金属酸化物層は、予め定めた場所において金属酸化物半導体層と物理的接触している。驚くことに、この方法は、予め定めた場所において金属酸化物半導体層の増加した電気伝導性をもたらすことが判明した。本開示の方法は、自己整合上部ゲート金属酸化物半導体薄膜トランジスタの製造プロセスに好都合に使用でき、ソース領域およびドレイン領域における電気伝導性を改善する。

Abstract translation: 本公开提供了用于改善金属氧化物半导体层的导电率在预定位置的方法。 该方法包括：使用原子层沉积法在基板上提供金属氧化物半导体层，所述金属氧化物半导体层上与一个提供金属氧化物层，金属氧化物层，预先 与在预定位置中的金属氧化物半导体层物理接触。 令人惊讶地，该方法已被发现导致在预定位置的金属氧化物半导体层的增加的导电性。 本发明的方法有利地可以在自对准的顶栅金属氧化物半导体薄膜晶体管的生产过程中使用，以改善源和漏区的导电性。

公开(公告)号：JP2016500850A

公开(公告)日：2016-01-14

申请号：JP2015540117

申请日：2013-10-30

Applicant: アイメック・ヴェーゼットウェーImec Vzw ,  アイメック・ヴェーゼットウェーImec Vzw ,  ネーデルランツェ・オルガニザーティ・フォール・トゥーヘパストナトゥールウェテンシャッペレイク・オンダーズーク・テーエヌオー

Inventor： ヤン・ヘヌー

IPC: G09G3/30 ,  G09G3/20

CPC classification number: G09G3/3225 ,  G02F1/13 ,  G09G3/2003 ,  G09G3/2018 ,  G09G3/2025 ,  G09G3/3233 ,  G09G3/3258 ,  G09G3/3266 ,  G09G3/36 ,  G09G3/3648 ,  G09G2300/08 ,  G09G2310/027 ,  G09G2310/0286 ,  G09G2310/061 ,  G09G2320/0247 ,  G09G2320/043 ,  G09G2330/02

Abstract: 所定のフレームレートでアクティブマトリックスディスプレイをデジタル駆動するための方法が説明される。そのディスプレイは複数の行及び複数の列で編成された複数の画素を含む。方法は、nビットデジタル画像コードによりフレーム内で表示すべき画像の複数の画素のそれぞれを表現するステップを含む。方法はまた、画像フレームを、実質的に均等な継続時間を有してもよいサブフレームに分割するステップを含む。各サブフレーム内で、方法は、複数の行のうちの少なくとも1つを連続的に2回選択するステップを含む。第1の選択において、第1のデジタルコードは選択された行に書き込まれ、第2の選択において、第2のデジタルコードは選択された行に書き込まれる。第2の選択と第1の選択との間に所定の時間遅延が存在する。デジタル駆動回路がまた説明される。

Abstract translation: 描述了一种用于以预定的帧速率数字地驱动有源矩阵显示器的方法。 该显示器包括多个以行和列组织的像素。 该方法包括表示所述多个图像的像素中的由n比特的数字图像的代码被显示在所述框架的步骤。 该方法还包括将所述图像帧，一个良好的子帧的步骤具有基本上相等的持续时间。 在每个子帧中，所述方法包括多个连续选择两次的行中的至少一个。 在第一选择中，第一数字代码被写入到选定的行，在第二选择中，第二数字代码被写入所选择的一排。 第二选择和第一选择之间存在预定的时间延迟。 数字驱动电路也被描述。

公开(公告)号：JP2015530900A

公开(公告)日：2015-10-29

申请号：JP2015527009

申请日：2014-05-22

Applicant: アイメック・ヴェーゼットウェーImec Vzw ,  アイメック・ヴェーゼットウェーImec Vzw

Inventor： リースベト・ラハー ,  ペーテル・プーマンス

IPC: A61B5/1459 ,  A61B5/15 ,  A61B5/157 ,  G01N35/08 ,  G01N37/00

CPC classification number: B81C1/00539 ,  A61B5/1411 ,  A61B5/150022 ,  A61B5/150221 ,  A61B5/150274 ,  A61B5/150358 ,  A61B5/15087 ,  B01L3/502707 ,  B01L3/502715 ,  B01L3/50273 ,  B01L7/52 ,  B01L2300/046 ,  B01L2300/0645 ,  B01L2300/0663 ,  B01L2300/0681 ,  B01L2300/0819 ,  B01L2300/0887 ,  B01L2300/123 ,  B01L2300/1833 ,  B01L2400/0406 ,  B01L2400/0415 ,  B01L2400/0688 ,  B01L2400/086 ,  B81C1/00238 ,  F15C5/00 ,  F15C7/00 ,  G01N27/227 ,  G01N27/4148 ,  Y10T29/494 ,  Y10T436/143333

Abstract: 第1の形態では、本発明は、流体サンプルを分析するためのデバイスに関する。このデバイスは、デバイスを通って毛細管力により流体サンプルが伝達されるように設計された、流体基板中に埋め込まれたマイクロ流体素子と、マイクロ流体素子に接続された流体サンプルを提供する手段とを含む流体基板と、流体基板に取り付けられ、少なくとも部分的に流体基板を覆い、少なくとも部分的にマイクロ流体素子を閉じる蓋と、を含み、流体基板はシリコン流体基板であり、蓋はCMOSチップである。第2の形態では、本発明の具体例は、そのようなデバイスの製造方法に関する。この方法は、流体基板を提供する工程と、蓋を提供する工程と、CMOS互換接合プロセスを用いて、流体基板を少なくとも部分的に閉じように流体基板に蓋を取り付ける工程とを含む。

Abstract translation: 在第一方面，本发明涉及一种装置，用于分析流体样品。 所述装置中的流体样本被设计成由通过该装置，嵌在流体基底的微流体装置的毛细管力被发送，以及用于提供连接到所述微流体装置的流体样品 流体衬底，其包括，安装在流体基片上至少部分地覆盖所述流体衬底，包括一个盖子用于关闭至少部分地微流体装置，所述流体衬底是硅衬底的流体，所述盖是一个CMOS芯片 。 在第二方面，本发明的实施例涉及一种制造这种装置的方法。 该方法包括提供流体基底，提供了一个盖，具有CMOS兼容键合工艺的步骤，并且盖子附着到流体基底以至少部分地靠近所述流体衬底的步骤。

公开(公告)号：JP2015521804A

公开(公告)日：2015-07-30

申请号：JP2015518982

申请日：2013-06-19

Applicant: アイメック・ヴェーゼットウェーImec Vzw ,  アイメック・ヴェーゼットウェーImec Vzw ,  ネーデルランツェ・オルガニザーティ・フォール・トゥーヘパストナトゥールウェテンシャッペレイク・オンダーズーク・テーエヌオー ,  カトリーケ・ユニフェルシテイト・ルーヴァンKatholieke Universiteit Leuven ,  カトリーケ・ユニフェルシテイト・ルーヴァンKatholieke Universiteit Leuven

Inventor： マノジ・ナグ ,  ゼレン・シュトイデル

IPC: H01L21/336 ,  H01L29/786

CPC classification number: H01L29/7869 ,  H01L29/66969

Abstract: ボトムゲート・トップコンタクト金属酸化物半導体薄膜トランジスタの製造方法であって、この方法は、基板上にゲート電極を形成する工程と、ゲート電極を覆うようにゲート誘電体層を形成する工程と、ゲート誘電体層の上に金属酸化物半導体層を堆積する工程と、金属酸化物半導体層の上に金属層を堆積する工程と、金属層をパターニングしてソースコンタクトとドレインコンタクトを形成する工程とを含み、金属層をパターニングする工程は、金属層をドライエッチングする工程と、その後に金属酸化物半導体層をパターニングする工程とを含む。【選択図】図1

Abstract translation: 一种制造底栅顶接触的金属氧化物半导体薄膜晶体管的方法，该方法包括形成形成在基板上的栅极电极的步骤的步骤中，栅极介电层，以覆盖栅电极，栅电介质 其中，沉积在所述材料层上的金属氧化物半导体层，所述金属氧化物半导体层上沉积金属层，并且通过图案化的金属层形成源极和漏极接点 图案化金属层的步骤包括形成金属层和干式蚀刻，以及其后图案化所述金属氧化物半导体层的工序。 点域1

公开(公告)号：JP2015513209A

公开(公告)日：2015-04-30

申请号：JP2014551560

申请日：2012-12-20

Applicant: アイメック・ヴェーゼットウェーImec Vzw ,  アイメック・ヴェーゼットウェーImec Vzw

Inventor： ダフィット・シェインス

IPC: H01L51/48 ,  H01L51/40 ,  H01L51/50 ,  H05B33/10

CPC classification number: H01L51/0014 ,  H01L27/32 ,  H01L51/0015 ,  H01L51/42 ,  H01L51/44 ,  H01L51/52 ,  H01L51/56 ,  H01L2251/566 ,  Y02E10/549

Abstract: 本発明は、基板(10)の上にパターニングされた有機半導体層を形成する方法(30)に関する。この方法は、基板(10)の上に複数の第1電極(11)を形成する工程(32)と、複数の第1電極(11)のそれぞれの上の所定の位置に、パターニングされた自己組織化モノレイヤ(13)を形成する工程(34)と、パターニングされた自己組織化モノレイヤ(13)の上に、有機半導体材料(14)を含む層を形成する工程(36)と、を含む。対応するデバイスおよびそのようなデバイスを含む太陽電池も記載される。

Abstract translation: 本发明涉及一种用于形成图案化的衬底（10）上的有机半导体层的方法（30）。 该方法包括在每个所述多个第一电极（11），图案化的自的步骤（32）在所述衬底（10）上的多个第一电极（11），在规定的位置 包括步骤（34），以形成有组织的单层（13），在图案化的自组装单层（13），和步骤（36），形成含有有机半导体材料（14）的层，所述。 包括相应的装置和这种装置的太阳能电池也进行了描述。

公开(公告)号：JP2015056665A

公开(公告)日：2015-03-23

申请号：JP2014183477

申请日：2014-09-09

Applicant: アイメック・ヴェーゼットウェーImec Vzw ,  Imec Vzw ,  アイメック・ヴェーゼットウェーImec Vzw

Inventor： NIAM WALDRON ,  LIESBETH WITTERS

IPC: H01L21/8238 ,  H01L21/20 ,  H01L21/76 ,  H01L27/08 ,  H01L27/092 ,  H01L27/12 ,  H01L29/786

CPC classification number: H01L27/0922 ,  H01L21/762 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823878 ,  H01L21/8258 ,  H01L27/0924 ,  H01L29/045 ,  H01L29/0653 ,  H01L29/161 ,  H01L29/20 ,  H01L29/267

Abstract: 【課題】CMOSデバイスを製造する方法を提供する。【解決手段】・シリコン基板1を備えた出発基板であって、その表面は(100)結晶面に沿って配向し、そのノッチは 方向に沿って配向している出発基板を用意するステップと、STI構造を第1所定領域に形成し、これによりシリコン基板から延びるシリコン突起として埋め込まれ、STI構造を用いて互いに隔離したチャネルエリアを基板に画定するステップと、シリコン突起を除去し、これによりトレンチを作成するステップと、III−V族材料をトレンチ内でエピタキシャル成長することによって、トレンチを充填し、これにより本質的に無欠陥である第1型のトランジスタのチャネル構造6を形成するステップと、を含む。【選択図】図6

Abstract translation: 要解决的问题：提供一种用于制造CMOS器件的方法。解决方案：一种方法，包括：提供一个起始衬底，其包括硅衬底1，该衬底具有沿（100）晶面取向的表面， <100>方向; 在第一预定区域中形成STI结构，从而在衬底中限定被实施为从硅衬底延伸并且通过STI结构彼此隔离的硅突起的沟道区域; 去除硅突起，从而产生沟槽; 以及通过在沟槽中外延生长III-V材料来填充沟槽，从而形成基本上无缺陷的第一类晶体管的沟道结构6。

公开(公告)号：JP2017511477A

公开(公告)日：2017-04-20

申请号：JP2016560373

申请日：2015-04-03

Applicant: アイメック・ヴェーゼットウェーImec Vzw ,  アイメック・ヴェーゼットウェーImec Vzw

Inventor： フェールレ・ルーメルス ,  ドリース・ブラーケン ,  ヘールト・ファンメールベーク ,  リハルト・スタール ,  アンディ・ランブレヒツ

IPC: G01N21/27

CPC classification number: G01N15/1031 ,  G01N15/1434 ,  G01N15/1468 ,  G01N21/1717 ,  G01N21/45 ,  G01N21/453 ,  G01N21/4788 ,  G01N33/5044 ,  G01N2015/0065 ,  G01N2015/1006 ,  G01N2015/1454 ,  G01N2021/1721 ,  G01N2021/1738 ,  G01N2021/1765 ,  G01N2201/06113 ,  G01N2201/062 ,  G01N2500/10 ,  G03H1/0005 ,  G03H1/0402 ,  G03H1/0443 ,  G03H1/0465 ,  G03H2001/0033 ,  G03H2001/005 ,  G03H2001/0447 ,  G03H2001/0469 ,  G03H2001/0471 ,  G03H2222/22 ,  G03H2226/11

Abstract: 表面(102)を有する基板(101)と、存在する場合には、基板表面(102)上の細胞(103)を光波により照射するように配置された光源(104)と、細胞を照射することにより発生した光学的信号を検出するようにセンサ(105)と、を含む、細胞(103)上において医薬スクリーニングを行うためのレンズフリー装置(100)。基板表面(102)は、細胞(103)からの電気生理学的信号を検知するためのマイクロ電極アレイ(106)をさらに含む。さらに、細胞上において医薬スクリーニングを行うための方法がある。

公开(公告)号：JP2017504362A

公开(公告)日：2017-02-09

申请号：JP2016530895

申请日：2014-12-03

Applicant: アイメック・ヴェーゼットウェーImec Vzw ,  アイメック・ヴェーゼットウェーImec Vzw

Inventor： ポル・ファン・ドルぺ ,  ペーテル・プーマンス

IPC: A61B5/1455 ,  A61B10/00

CPC classification number: A61B5/1455 ,  A61B5/0066 ,  A61B5/0075 ,  A61B5/1451 ,  A61B5/14532 ,  A61B5/443 ,  A61B5/681 ,  A61B2562/0233 ,  G01B9/02091 ,  G01J3/0256 ,  G01J3/0291 ,  G01J3/44 ,  G01N21/35 ,  G01N21/65 ,  G01N2201/0633 ,  G01N2201/0636 ,  G01N2201/12

Abstract: 第1光学ユニットを備えた集積回路(100)が提供される。第1光学ユニットは、ラマン分光器(102)と、OCT分光器(103)と、OCT分光器(103)に光学的に結合された干渉計(104)と、光が照射された組織から到来する散乱光および反射光をラマン分光器(102)およびOCT分光器(103)に結合するように配置された光カプラ(105)と、ラマン分光器(102)およびOCT分光器(103)に光学的に結合された撮像領域(106)とを備える。さらに、組織中の被分析物の濃度を測定するシステムと方法が提供される。

Abstract translation: 提供了一种包括第一光学单元（100）的集成电路。 第一光学单元，入射拉曼光谱仪和（102） - ，OCT光谱仪（103） - ，OCT光谱仪（103），其光学耦合干涉仪（104），所述光被照射的组织 光学散射光及拉曼光谱仪的反射光（102）和OCT光谱仪布置成连接到（103）光学耦合器（105），该拉曼光谱仪（102）和OCT光谱仪（103），以 方式和组合成像区域（106）。 此外，系统和用于测量组织中的分析物的浓度的方法被提供。