半導体装置及びその製造方法
    2.
    发明专利

    公开(公告)号:JP2020072202A

    公开(公告)日:2020-05-07

    申请号:JP2018205850

    申请日:2018-10-31

    Abstract: 【課題】 半導体装置のオン抵抗を低減することができる技術を提供する。 【解決手段】 半導体装置は、半導体基板と、トレンチと、ゲート絶縁膜と、ゲート電極を備える。半導体基板が、半導体基板の上面に露出しており、ゲート絶縁膜に接しているn型のソース領域と、ソース領域の下側でゲート絶縁膜に接しているp型のボディ領域と、ボディ領域の下側でゲート絶縁膜に接しており、ボディ領域によってソース領域から分離されているn型のドリフト領域と、トレンチの底面においてゲート絶縁膜に接しており、ドリフト領域によってボディ領域から分離されているp型の底部領域を有する。ドリフト領域が、ボディ領域と底部領域の間の範囲でゲート絶縁膜に接している高濃度領域と、底部領域に対して下側から接しており、高濃度領域に接しており、高濃度領域のn型不純物濃度よりも低いn型不純物濃度を有する低濃度領域を有する。 【選択図】図2

    スイッチング素子の製造方法
    3.
    发明专利

    公开(公告)号:JP2019176013A

    公开(公告)日:2019-10-10

    申请号:JP2018062788

    申请日:2018-03-28

    Abstract: 【課題】 トレンチの間隔に影響することなく、接続領域を好適に形成することが可能なスイッチング素子の製造方法を提案する。 【解決手段】 スイッチング素子が、第1〜第3トレンチと、第2トレンチを横断して第1トレンチから第3トレンチまで伸びている接続トレンチと、トレンチ内に配置されたゲート電極を有する。半導体基板が、トレンチの側面においてゲート絶縁膜に接するp型のボディ領域と、トレンチの底面において前記ゲート絶縁膜に接するp型の底部領域と、ボディ領域と底部領域を接続するp型の接続領域を有している。製造方法が、半導体基板の上面の垂線に対して傾斜するとともに接続トレンチに沿う方向に沿ってp型不純物を照射して接続トレンチの端面を構成する部分の第1トレンチの側面にp型不純物を注入することによって、接続領域を形成する工程を有する。 【選択図】図1

    半導体装置
    4.
    发明专利
    半導体装置 审中-公开

    公开(公告)号:JP2020136493A

    公开(公告)日:2020-08-31

    申请号:JP2019027814

    申请日:2019-02-19

    Abstract: 【課題】 積層欠陥の成長を抑制する新たな技術を提案する。 【解決手段】 ダイオードを備える半導体装置であって、SiC基板と、アノード電極と、カソード電極を有している。前記SiC基板が、前記カソード電極に接しているn型のカソード領域と、前記カソード領域の第1表面側に配置されているとともに前記カソード領域よりもn型不純物濃度が低いn型のドリフト領域と、前記ドリフト領域の前記第1表面側に配置されているとともに前記アノード電極に接しているp型の複数のアノード領域、を有している。複数の前記アノード領域が、互いから間隔を空けた位置で前記アノード電極に接している。前記ドリフト領域が、複数の前記アノード領域の間の間隔部において前記第1表面に露出する部分を有している。隣接する前記アノード領域の間の間隔が、前記ドリフト領域におけるホールの拡散長の2倍よりも大きい。 【選択図】図2

Patent Agency Ranking