半導体装置及びその製造方法
    2.
    发明专利

    公开(公告)号:JP2020072202A

    公开(公告)日:2020-05-07

    申请号:JP2018205850

    申请日:2018-10-31

    Abstract: 【課題】 半導体装置のオン抵抗を低減することができる技術を提供する。 【解決手段】 半導体装置は、半導体基板と、トレンチと、ゲート絶縁膜と、ゲート電極を備える。半導体基板が、半導体基板の上面に露出しており、ゲート絶縁膜に接しているn型のソース領域と、ソース領域の下側でゲート絶縁膜に接しているp型のボディ領域と、ボディ領域の下側でゲート絶縁膜に接しており、ボディ領域によってソース領域から分離されているn型のドリフト領域と、トレンチの底面においてゲート絶縁膜に接しており、ドリフト領域によってボディ領域から分離されているp型の底部領域を有する。ドリフト領域が、ボディ領域と底部領域の間の範囲でゲート絶縁膜に接している高濃度領域と、底部領域に対して下側から接しており、高濃度領域に接しており、高濃度領域のn型不純物濃度よりも低いn型不純物濃度を有する低濃度領域を有する。 【選択図】図2

    スイッチング素子
    5.
    发明专利

    公开(公告)号:JP2019176104A

    公开(公告)日:2019-10-10

    申请号:JP2018065652

    申请日:2018-03-29

    Abstract: 【課題】 トレンチの側面近傍とトレンチの幅方向中央部とで電界集中を抑制することが可能なスイッチング素子を提案する。 【解決手段】 スイッチング素子であって、表面にトレンチを有する半導体基板と、前記トレンチの底部を覆う底部絶縁層と、前記トレンチの側面を覆うゲート絶縁膜と、前記トレンチ内に配置されているとともに前記底部絶縁層と前記ゲート絶縁膜によって前記半導体基板から絶縁されたゲート電極と、前記底部絶縁層中に埋め込まれているとともに前記トレンチの幅方向の中央部を挟んで前記幅方向に間隔を開けて配置されている一対の底部導電体を有する。 【選択図】図1

    半導体装置
    7.
    发明专利
    半導体装置 审中-公开

    公开(公告)号:JP2019040954A

    公开(公告)日:2019-03-14

    申请号:JP2017160462

    申请日:2017-08-23

    Abstract: 【課題】 トレンチゲート型の半導体装置において、トレンチの側面に沿って接続領域を容易に形成し得る技術を提供する。 【解決手段】 半導体装置は、半導体基板、上面電極、下面電極及びトレンチ内にゲート絶縁膜を介して設けられたゲート電極を備える。半導体基板は、上面電極に接触するp型のボディ層と、ボディ層と下面電極との間に介在するn型のドリフト層と、ドリフト層内に設けられているとともに、トレンチの底面に露出するp型のフローティング領域と、トレンチの側面に沿ってボディ層とフローティング領域との間を延びるp型の接続領域とを有する。トレンチは、平面視したときの長手方向に沿って、接続領域が設けられていない第1区間と接続領域が設けられている第2区間とを有する。そして、トレンチの側面の傾倒角度は、第1区間よりも第2区間において大きくなっている。 【選択図】図3

    スイッチング素子
    10.
    发明专利

    公开(公告)号:JP2018060943A

    公开(公告)日:2018-04-12

    申请号:JP2016198385

    申请日:2016-10-06

    Abstract: 【課題】 接続領域に生じる電界を抑制する。 【解決手段】 スイッチング素子は、半導体基板と、半導体基板の上面に設けられたトレンチと、トレンチの内面を覆っているゲート絶縁層と、トレンチ内に配置されているとともにゲート絶縁層によって半導体基板から絶縁されているゲート電極を備えている。半導体基板が、ゲート絶縁層に接している第1導電型の第1半導体領域と、第1半導体領域の下側でゲート絶縁層に接している第2導電型のボディ領域と、ボディ領域の下側でゲート絶縁層に接している第1導電型の第2半導体領域と、トレンチの底面においてゲート絶縁層に接している第2導電型の底部領域と、トレンチの側面においてゲート絶縁層に接しているとともにボディ領域と底部領域を接続している第2導電型の接続領域を備えている。接続領域の厚みが、底部領域の厚みよりも厚い。 【選択図】図2

Patent Agency Ranking