公开(公告)号：JP2021057097A

公开(公告)日：2021-04-08

申请号：JP2020152929

申请日：2020-09-11

申请人： 三星電子株式会社 ,  Samsung Electronics Co.,Ltd.

发明人： 崔 容 赫 ,  南 尚 完 ,  柳 載 悳 ,  朴 相 元 ,  任 ボン 淳

IPC分类号： G11C5/04 ,  H01L27/11582 ,  H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  H01L27/11573 ,  G11C29/00

摘要： 【課題】性能を向上させサイズを減少させ得る不揮発性メモリ装置を提供する。 【解決手段】アドレスデコーダとページバッファ回路を含む下部基板、下部基板上に配置される第1上部基板及び第2上部基板、第1上部基板上に配置されその内部に複数の第1メモリサブブロック及びそれの少なくとも一部を貫通する複数の第1貫通ホールビアを備える第1垂直構造体、第2上部基板上に配置されその内部に第1メモリサブブロックと対応する複数の第1メモリサブブロック及びそれの少なくとも一部を貫通する複数の第2貫通ホールビアを備える第2垂直構造体を含むメモリセルアレイと、第1メモリサブブロックを第1貫通ホールビアからの近さに応じて複数のグループにグルーピングし複数のグループの内の欠陥を有する第1メモリサブブロックを、同一グループ内の欠陥を有しない第1メモリサブブロックに置き換えられるようにアドレスのリマッピングを実行する制御回路とを有する。 【選択図】 図3

公开(公告)号：JP2018182311A

公开(公告)日：2018-11-15

申请号：JP2018052691

申请日：2018-03-20

申请人： 三星電子株式会社 ,  Samsung Electronics Co.,Ltd.

发明人： 李 宗 勲 ,  チョ ウン ソク ,  鄭 羽 杓 ,  南 尚 完 ,  宋 仲 鎬 ,  李 在 訓 ,  ホン ユン ホ

IPC分类号： H01L27/11582 ,  H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  G11C16/26 ,  H01L27/11573

CPC分类号： G06F3/061 ,  G06F3/0659 ,  G06F3/0688 ,  G11C7/106 ,  G11C16/0483 ,  G11C16/26 ,  G11C16/32 ,  H01L21/265 ,  H01L27/0207 ,  H01L27/11573 ,  H01L27/11582

摘要： 【課題】モールドストレスによる主要トランジスタのスレショルド電圧差を補償する不揮発性メモリ装置を提供する。 【解決手段】本発明の不揮発性メモリ装置は、基板上に垂直に積層されたメモリセルが配置されたメモリセルアレイ領域と、第1ページバッファ及び第2ページバッファが配置されたページバッファ領域と、を備え、メモリセルアレイ領域と第1ページバッファとの間の第1距離は、メモリセルアレイ領域と第2ページバッファとの間の第2距離よりも短く、第1ページバッファは、第1制御信号によって駆動される第1トランジスタを含み、第2ページバッファは、第1制御信号に相応する第2制御信号によって駆動される第2トランジスタを含み、第1トランジスタ及び第2トランジスタに対する設計条件及び工程条件のうちの少なくとも一つは、互いに異なる。 【選択図】図10