-
公开(公告)号：JP2020098493A
公开(公告)日：2020-06-25
申请号：JP2018236668
申请日：2018-12-18
申请人： 富士ゼロックス株式会社
摘要： 【課題】関連する複数の処理を同時に実行しても品質の低下を抑制しつつ装置の発熱量を上限以下に制御することが可能な画像処理装置を提供すること。 【解決手段】予め定められた画像処理に関連する一連の処理を実行する複数の処理部、および複数の処理部の合計消費電力が予め定められた閾値以下となるように複数の処理部の少なくとも1つの処理能力を制御する制御部、を備え、制御部は、処理部における処理のスループットを低下させる複数の手段から少なくとも一つの手段を選択し、選択された手段によって処理能力を低下させ合計消費電力が予め定められた閾値以下となるように制御する。 【選択図】図5
-
公开(公告)号：JP2019160891A
公开(公告)日：2019-09-19
申请号：JP2018042572
申请日：2018-03-09
申请人： 富士ゼロックス株式会社
IPC分类号： H01L33/00
摘要： 【課題】テーブル情報に組み合わせの回数が無い場合に比べて、テーブル情報に従った発光ダイオードの制御の拡張性を向上させる。 【解決手段】テーブルデータは、1つ以上のパラメータで構成される。各パラメータは、輝度値と輝度周期と回数と次パラメータ有無と次パラメータアドレスで構成されている。回数は、輝度値と輝度周期の組み合わせを繰り返す回数である。パラメータ2には回数2が設定されている。したがって、パラメータ2に対応した制御では、輝度値を輝度2とする50.0msの輝度周期が2回実行される。 【選択図】図3
-
公开(公告)号：JP2018136866A
公开(公告)日：2018-08-30
申请号：JP2017032395
申请日：2017-02-23
申请人： 富士ゼロックス株式会社
CPC分类号： G06F11/2236 , G06F11/3466 , G06F11/3476 , G06F11/3636 , G06F11/3648
摘要： 【課題】設定を変更した複数の競合試験を行うことができる情報処理装置を提供する。 【解決手段】情報処理装置のメモリアクセス発生手段は、メモリアクセスに調停手段を用い、疑似的なメモリアクセスを発生させ、観測手段は、前記疑似的なメモリアクセスの状態を観測し、前記メモリアクセス発生手段は、前記疑似的なメモリアクセスの時間軸に対する発生タイミングを変更させる。 【選択図】図1
-
公开(公告)号：JP2019161338A
公开(公告)日：2019-09-19
申请号：JP2018042577
申请日：2018-03-09
申请人： 富士ゼロックス株式会社
摘要： 【課題】副走査方向のシフト処理の処理単位となる所定数の画素データを記憶手段が利用するキャッシュメモリに一度に格納できるようにする。 【解決手段】副走査方向シフト処理モジュール10Sは、画像データに対して副走査方向シフト処理を実行する。副走査方向シフト処理において、アドレス変換部30は、複数の画素データのアドレスを変換する。アドレス変換部30は、副走査方向シフト処理の処理単位となる所定数の画素データを、DRAM50のロウバッファに一度に格納できるように複数の画素データのアドレスを変換する。 【選択図】図1
-
公开(公告)号：JP2018156428A
公开(公告)日：2018-10-04
申请号：JP2017053066
申请日：2017-03-17
申请人： 富士ゼロックス株式会社
CPC分类号： G06F13/42 , G06F3/0604 , G06F3/061 , G06F3/0629 , G06F3/0655 , G06F3/0673 , G06F13/1668
摘要： 【課題】転送経路での要求の順序修正のための回路を転送経路とメモリの間に設けることなく、リード要求とライト要求の順序の入れ替わりの問題の発生を防止する。 【解決手段】DMAC(Direct Memory Access Controller)は、メモリ内のラインバッファに対する1ライン分のリード及びライトのコマンドを内部バス(転送経路)に発行S10した後、ラインバッファとは異なるフラグ領域にフラグを書き込むライトコマンドを発行するS12。そして、そのフラグ領域を読み取るリードコマンドを内部バスに発行しS14、これに応じて読み出した値がS12でライトしたフラグと一致するか判定するS16。一致するまでは、仮に上位装置からそのラインバッファへの読み出し要求を受けていても、ラインバッファへのリードコマンドは発行しない。一致した場合、S10に戻り、ラインバッファへのリード及びライトのコマンドを発行する。 【選択図】図5
-
公开(公告)号：JP2021033458A
公开(公告)日：2021-03-01
申请号：JP2019150418
申请日：2019-08-20
申请人： 富士ゼロックス株式会社
摘要： 【課題】ウインドウサイズを変更した場合においても、DMACのチャネル数を変更する手間を抑制する。 【解決手段】処理部10と、メモリ20からのデータの読み取りに用いられる読み取り用DMAC32およびメモリ20へのデータの書き込みに用いられる書き込み用DMAC31と、書き込み用DMAC31および読み取り用DMAC32に接続され、各DMAC31、32のチャネル数に対応する数のFIFO41〜45を有する上段FIFO部40と、上段FIFO部40と処理部10との間に設けられた下段FIFO部50とを備える。下段FIFO部50は、上段FIFO部40の個々のFIFO41〜45に対応させたFIFO51a、b〜55a、bを有し、このFIFO51a、b〜55a、bの一部を使用しないことにより処理部10に入力するデータのライン数を読み取り用DMAC32のチャネル数単位で変更可能とする。 【選択図】図1
-
公开(公告)号：JP2019161301A
公开(公告)日：2019-09-19
申请号：JP2018041948
申请日：2018-03-08
申请人： 富士ゼロックス株式会社
摘要： 【課題】トラップ処理を行った後にデジタルフィルタ処理を行うものと比較して、画質を向上させることができる画像処理装置、画像形成装置及びプログラムを提供する。 【解決手段】画像処理装置は、受け付けた画素に対して、トラップ処理を行うトラップ処理手段40と、前記画素に対して、前記トラップ手段40によるトラップ処理とは並列にデジタルフィルタ処理を行うデジタルフィルタ処理手段38と、前記トラップ処理手段40によるトラップ処理の結果と前記デジタルフィルタ処理手段38によるデジタルフィルタ処理の結果とを選択する選択手段48と、を有する。 【選択図】図2
-
公开(公告)号：JP2019081321A
公开(公告)日：2019-05-30
申请号：JP2017210521
申请日：2017-10-31
申请人： 富士ゼロックス株式会社
摘要： 【課題】直列に接続される2つの処理手段のうち後段側の処理手段で一度に処理できる色信号の数が前段側の処理手段で一度に処理できる色信号の数より少ない場合でも、後段側の処理手段における処理動作に待ち時間が発生しないようにする。 【解決手段】情報処理装置は、一度に複数の色信号を処理して並列に出力する第1の処理手段と、第1の処理手段から並列に出力される複数の色信号を一時的に記憶する記憶手段と、記憶手段から一度に処理可能な数ずつ順番に複数の色信号を読み出して処理する、第1の処理手段よりも一度に処理可能な色信号の数が少ない第2の処理手段とを有し、記憶手段への書き込み速度よりも記憶手段からの読出し速度が速い。 【選択図】図4
-
-
公开(公告)号：JP2016199017A
公开(公告)日：2016-12-01
申请号：JP2015082622
申请日：2015-04-14
申请人： 富士ゼロックス株式会社
摘要： 【課題】処理の間隔を表す信号を送信しなくても受信側でその間隔での処理を行わせること。 【解決手段】記憶部9には、各色の点灯用水平同期信号の周期を表す周期情報が記憶されている。データ制御部11は、記憶部9に記憶されている周期情報に基づいて、各色の点灯用水平同期信号が表す周期のうち最短の周期以下の周期の同期信号を転送用同期信号として生成し、この転送用同期信号に同期するデータ信号を送信する。LPH点灯制御部16Yは、記憶部9に記憶されている周期テーブルに基づいて、LPH2Yを制御するためのLPH点灯用水平同期信号を生成し、送信されてきたデータ信号と生成した同期信号に基づいてLPH2Yの点灯を制御する。 【選択図】図2
摘要翻译： 甲而不发送代表的处理的距离的信号在接收侧的时间间隔进行处理。 甲在存储单元9中，指示每个颜色照明的水平同步信号的周期期间的信息被存储。 基于存储在存储单元9中的期间信息的数据控制部11，生成以下所示的各个颜色的循环照明水平同步信号的周期的传送同步信号的最短周期的同步信号， 发送与所述传输同步信号同步的数据信号。 LPH照明控制单元16Y，存储在存储单元9中的周期表的基础上，基于与发送的数据信号所产生的同步信号来控制所述LPH2Y LPH照明水平同步信号， 控制LPH2Y Te组成的照明。 .The
-
-
-
-
-
-
-
-
-
搜索结果
14 条记录 (耗时 0.021 秒)
