公开(公告)号：JP5866032B2

公开(公告)日：2016-02-17

申请号：JP2014551861

申请日：2013-08-19

Applicant: 株式会社東芝

Inventor： 佐藤 学 ,  渡邉 大毅 ,  助川 博 ,  原 徳正 ,  矢尾 浩 ,  武田 奈穂美 ,  柴田 昇 ,  清水 孝洋

IPC: G06F12/00 ,  G06F12/06

CPC classification number: G11C16/26 ,  G11C11/56 ,  G11C11/5628 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/10 ,  G11C16/30 ,  G11C8/08 ,  H01L27/11556 ,  H01L27/11582

公开(公告)号：JP2015138561A

公开(公告)日：2015-07-30

申请号：JP2014007790

申请日：2014-01-20

Applicant: 株式会社東芝

Inventor： 佐久間 悠 ,  福住 嘉晃 ,  青地 英明 ,  助川 博 ,  原 徳正 ,  矢尾 浩 ,  藤田 志郎 ,  真垣 郁男 ,  佐久間 究 ,  齋藤 真澄

IPC: H01L21/8247 ,  H01L27/115 ,  H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  G11C16/04 ,  G11C16/02 ,  G11C16/06

CPC classification number: G11C16/14 ,  G11C16/0483 ,  G11C16/26 ,  G11C16/3495 ,  H01L27/11573 ,  H01L27/11582 ,  G11C16/08 ,  G11C8/14

Abstract: 【課題】信頼性の高いメモリシステムを提供することである。 【解決手段】実施形態のメモリシステムは、複数の記憶セルを有する不揮発性半導体記憶装置と、前記不揮発性半導体記憶装置に対する読み込み動作、書き込み動作、および読み込み動作もしくは書き込み動作の利用頻度のいずれかを制御するコントローラであり、前記複数の記憶セル中の第1群に属す記憶セルと、前記第1群に属す記憶セルの上側もしくは下側に位置する第2群に属す記憶セルと、に対してその制御を変えるコントローラと、を備える。 【選択図】図1

Abstract translation: 要解决的问题：提供高度可靠的存储系统。解决方案：实施例的存储器系统包括：具有多个存储单元的非易失性半导体存储装置; 以及控制器，其将对所述非易失性半导体存储装置的读取操作或写入操作的读取操作，写入操作和使用频率中的任一个进行控制，并且改变所述多个存储单元中属于第一组的存储单元之间的控制 以及位于属于第一组的存储单元的上侧或下侧的属于第二组的存储单元。