公开(公告)号：KR20210034749A

公开(公告)日：2021-03-31

申请号：KR1020190116373A

申请日：2019-09-20

申请人： 삼성전자주식회사

发明人： 정상훈 ,  홍상준 ,  심선일 ,  김경현 ,  문창섭

IPC分类号： H01L27/11582 ,  H01L27/115 ,  H01L27/1157 ,  H01L29/66 ,  H01L29/792

CPC分类号： H01L27/11556 ,  G11C5/025 ,  H01L27/115 ,  H01L27/1157 ,  H01L27/11582 ,  H01L29/66833 ,  H01L29/792

摘要： 본 발명의 실시예에 따른 반도체 메모리 소자는 셀 어레이 영역 및 연장 영역을 포함하는 기판 상에 차례로 적층된 수평 전극들 및 상기 수평 전극들 사이의 수평 절연층들 포함하는 적층 구조체를 포함한다. 상기 적층 구조체를 관통하는 수직 구조체들을 포함하고, 상기 수직 구조체들 각각은 채널층, 상기 채널층의 측벽 상에 차례로 적층되는 터널링 절연층, 전하 저장층, 및 블로킹 절연층을 포함한다. 상기 수직 구조체들은 상기 셀 어레이 영역에 배치되는 제 1 수직 구조체 및 상기 연장 영역에 배치되는 제 2 수직 구조체를 포함한다. 상기 제 1 수직 구조체의 전하 저장층은 상기 수평 절연층들을 사이에 두고 상기 기판의 상면에 수직한 방향으로 서로 이격되는 전하 저장 패턴들을 포함한다. 상기 제 2 수직 구조체의 전하 저장층은 상기 수평 전극들의 측벽들 및 상기 수평 절연층들의 측벽들을 따라 연장된다.