公开(公告)号：KR20210031763A

公开(公告)日：2021-03-22

申请号：KR1020217006973A

申请日：2019-08-09

申请人： 어플라이드 머티어리얼스, 인코포레이티드

发明人： 용 우 ,  스리니바스 갠디코타 ,  아비지트 바수 말릭 ,  스리니바스 디. 네마니

IPC分类号： H01L21/02 ,  H01L21/3205 ,  H01L21/768 ,  H01L27/11524 ,  H01L29/16

CPC分类号： H01L21/02304 ,  H01L21/76841 ,  C23C16/26 ,  C23C16/45536 ,  H01L21/02178 ,  H01L21/0228 ,  H01L21/02592 ,  H01L21/28568 ,  H01L21/32051 ,  H01L21/32055 ,  H01L23/53266 ,  H01L27/11524 ,  H01L29/1606 ,  H01L21/28562 ,  H01L23/53238 ,  H01L23/53252 ,  H01L27/115

摘要： 그래핀 장벽 층이 개시된다. 일부 실시예들은 충전 층으로부터 기판 표면으로의 그리고/또는 기판 표면으로부터 충전 층으로의 확산을 방지할 수 있는 그래핀 장벽 층에 관한 것이다. 일부 실시예들은 텅스텐 층으로부터 하부 기판으로의 불소의 확산을 방지하는 그래핀 장벽 층에 관한 것이다. 추가적인 실시예들은 그래핀 장벽 층을 포함하는 전자 디바이스들에 관한 것이다.

公开(公告)号：KR20210029396A

公开(公告)日：2021-03-16

申请号：KR1020190110551A

申请日：2019-09-06

申请人： 삼성전자주식회사

发明人： 김태효 ,  변대석 ,  김찬호

IPC分类号： H01L27/02 ,  H01L21/66 ,  H01L27/105

CPC分类号： H01L27/0214 ,  H01L22/34 ,  H01L22/30 ,  G01N21/9505 ,  H01L22/12 ,  H01L22/14 ,  H01L23/544 ,  H01L27/1052 ,  H01L27/115 ,  H01L27/11582

摘要： 반도체 장치는, 중앙 영역과 상기 중앙 영역을 둘러싸는 외곽 영역을 포함하는 반도체 다이, 상기 중앙 영역의 복수의 서브 영역들에 형성되는 반도체 집적 회로, 상기 외곽 영역에 환형으로 형성되는 외측 크랙 검출 구조물(crack detection structure), 상기 복수의 서브 영역들에 각각 형성되는 복수의 내측 크랙 검출 구조물들, 및 상기 외측 크랙 검출 구조물 및 상기 복수의 내측 크랙 검출 구조물들의 전기적인 연결을 제어하는 복수의 경로 선택 회로들을 포함한다.

公开(公告)号：JPWO2017154245A1

公开(公告)日：2018-11-22

申请号：JP2016078214

申请日：2016-09-26

申请人： 株式会社KOKUSAI ELECTRIC

发明人： 中山 雅則 ,  竹島 雄一郎 ,  井川 博登 ,  舟木 克典

IPC分类号： H01L21/31 ,  H01L27/11582 ,  H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  H01L27/11521 ,  H01L21/316

CPC分类号： H01L21/31 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

摘要： シリコン酸化膜との接面と、前記接面に対向する露出面と、を有するポリシリコン膜が形成されている基板を準備する工程と、水素原子と酸素原子を含有するガスをプラズマ励起することにより生成された反応種を前記ポリシリコン膜の露出面に供給する工程と、を行う技術を提供する。これにより、半導体デバイスの製造工程にて、下地のシリコン酸化膜へのダメージを抑制して、ポリシリコン膜の電気的特性を高める。

公开(公告)号：JP2018186162A

公开(公告)日：2018-11-22

申请号：JP2017086339

申请日：2017-04-25

申请人： ルネサスエレクトロニクス株式会社

发明人： 阿部 真一郎

IPC分类号： H01L29/788 ,  H01L29/792 ,  H01L27/11568 ,  H01L27/11573 ,  H01L27/1157 ,  H01L27/11546 ,  H01L27/10 ,  H01L21/336

CPC分类号： H01L29/66833 ,  G11C16/0475 ,  H01L21/28194 ,  H01L21/28282 ,  H01L27/115 ,  H01L27/11568 ,  H01L29/4234 ,  H01L29/513 ,  H01L29/792

摘要： 【課題】半導体装置の特性の向上および信頼性の向上を図る。 【解決手段】メモリ素子MCのゲート絶縁膜の最上層を構成する絶縁膜MZ3Hは、酸化シリコン膜を有し、金属または金属酸化物の添加層である。この絶縁膜MZ3Hの形成工程は、酸化シリコン膜を形成する工程と、酸化シリコン膜上に、金属または金属酸化物をスパッタリング法により原子または分子状態で添加する工程、を有する。金属は、その酸化物が酸化シリコンより誘電率の高い金属であり、金属酸化物は、酸化シリコンより誘電率が高い。このように、メモリ素子MCのゲート絶縁膜を構成する絶縁膜MZ3Hとして、High−K添加層を用いることで、駆動電圧(消去時または書込み時の印加電圧)の低電圧化を図りつつ、閾値電圧の飽和レベルを大きく確保でき、メモリ素子の信頼性を向上させることができる。 【選択図】図1

公开(公告)号：JP2018174349A

公开(公告)日：2018-11-08

申请号：JP2018136463

申请日：2018-07-20

申请人： 株式会社半導体エネルギー研究所

发明人： 山崎 舜平 ,  小山 潤 ,  加藤 清

IPC分类号： H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  H01L21/8242 ,  H01L27/108 ,  H01L29/786 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L27/1156

CPC分类号： H01L27/115 ,  G11C16/0416 ,  H01L21/28518 ,  H01L23/528 ,  H01L27/10805 ,  H01L27/10855 ,  H01L27/11517 ,  H01L27/1156 ,  H01L27/1207 ,  H01L27/1225 ,  H01L27/1255 ,  H01L28/40 ,  H01L29/24 ,  H01L29/6659 ,  H01L29/78 ,  H01L29/7869 ,  H01L2924/0002 ,  H01L2924/00

摘要： 【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する。 【解決手段】チャネル形成領域116と、第1のゲート絶縁層108と、第1のゲート電極110と、第1のソース電極及び第1のドレイン電極130aと、を有する第1のトランジスタ160と、酸化物半導体層140と、第2のソース電極及び第2のドレイン電極142aと、第2のゲート絶縁層146と、第2のゲート電極148aと、を有する第2のトランジスタ162と、第2のソース電極または第2のドレイン電極の一方と、第2のゲート絶縁層と、第2のゲート絶縁層上に第2のソース電極または第2のドレイン電極の一方と重畳するように設けられた電極148bと、を有する容量素子164と、を有し、第1のゲート電極と、第2のソース電極又は第2のドレイン電極の一方とは電気的に接続されている。 【選択図】図1

公开(公告)号：JP2018157106A

公开(公告)日：2018-10-04

申请号：JP2017053512

申请日：2017-03-17

申请人： 東芝メモリ株式会社

发明人： 野島 和弘

IPC分类号： H01L27/11575 ,  H01L27/11563 ,  H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  H01L27/115

CPC分类号： H01L27/0688 ,  H01L23/5223 ,  H01L27/115 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11582 ,  H01L28/60

摘要： 【課題】回路領域における占有率を低減できる記憶装置および容量素子を提供する。 【解決手段】容量素子は、第1方向に積層された複数の第1電極層と、前記複数の第1電極層を貫いて前記第1方向に延びる第1導電体と、前記第1導電体に沿って前記第1方向に延在し、前記第1導電体と前記複数の第1電極層との間に位置する第1絶縁層と、を備え、前記第1導電体と前記複数の第1電極層との間に設けられた第1容量を含む。 【選択図】図1

公开(公告)号：JP6383280B2

公开(公告)日：2018-08-29

申请号：JP2014253463

申请日：2014-12-15

申请人： 株式会社フローディア

发明人： 葛西 秀男 ,  谷口 泰弘 ,  品川 裕 ,  櫻井 良多郎 ,  川嶋 泰彦 ,  奥山 幸祐

IPC分类号： G11C16/26 ,  G11C16/04 ,  G11C16/10 ,  G11C16/34

CPC分类号： G11C16/102 ,  G11C5/025 ,  G11C8/14 ,  G11C16/04 ,  G11C16/0466 ,  G11C16/10 ,  G11C16/24 ,  G11C16/26 ,  G11C16/3427 ,  G11C16/3431 ,  G11C2216/02 ,  H01L21/8249 ,  H01L27/115 ,  H01L27/11526 ,  H01L27/11573

公开(公告)号：JP6374943B2

公开(公告)日：2018-08-15

申请号：JP2016252675

申请日：2016-12-27

申请人： 株式会社半導体エネルギー研究所

发明人： 山崎 舜平 ,  小山 潤 ,  加藤 清

IPC分类号： H01L27/1156

CPC分类号： H01L27/115 ,  G11C16/0416 ,  H01L21/28518 ,  H01L23/528 ,  H01L27/10805 ,  H01L27/10855 ,  H01L27/11517 ,  H01L27/1156 ,  H01L27/1207 ,  H01L27/1225 ,  H01L27/1255 ,  H01L28/40 ,  H01L29/24 ,  H01L29/6659 ,  H01L29/78 ,  H01L29/7869 ,  H01L2924/0002 ,  H01L2924/00

公开(公告)号：JP2018121065A

公开(公告)日：2018-08-02

申请号：JP2018041747

申请日：2018-03-08

申请人： 株式会社半導体エネルギー研究所

发明人： 山本 朗央

IPC分类号： H01L27/108 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/786 ,  G11C11/405 ,  H01L21/8242

CPC分类号： G11C11/24 ,  G11C11/403 ,  G11C11/405 ,  H01L27/115 ,  H01L27/1156

摘要： 【課題】高速動作が可能で、電力が供給されない状況でもデータを長期間保持できる記憶 回路を提供する。 【解決手段】データを長期間保持できる第1の書き込みモードと、データの書き込みを高 速で行える第2の書き込みモードと、を備える記憶回路である。トランジスタの導通状態 を判別することによってデータの読み出しが行われる記憶回路であって、スイッチを介し て接続された、データに基づく電荷を保持する第1の容量部及び第2の容量部を備え、ス イッチがオン状態であり、電気的に接続された第1の容量部及び第2の容量部に、データ に基づく電荷を蓄積する第1の書き込みモードと、スイッチがオフ状態であり、第1の容 量部にデータに基づく電荷を蓄積し、第2の容量部には該データに基づく電荷を蓄積しな い第2の書き込みモードと、を有する記憶回路である。 【選択図】図1

公开(公告)号：JP2018117102A

公开(公告)日：2018-07-26

申请号：JP2017008899

申请日：2017-01-20

申请人： ソニーセミコンダクタソリューションズ株式会社

发明人： 横山 孝司 ,  梅林 拓

IPC分类号： H01L21/8246 ,  H01L27/105 ,  H01L21/8242 ,  H01L27/108 ,  H01L27/115 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L29/786 ,  H01L27/146 ,  H01L27/10

CPC分类号： H01L27/10 ,  H01L27/105 ,  H01L27/108 ,  H01L27/115 ,  H01L27/11526 ,  H01L27/146 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L29/786

摘要： 【課題】実装面積を縮小化することが可能な半導体装置を提供する。 【解決手段】本技術の一実施形態の半導体装置は、半導体装置は、メモリアレイが設けられた第1の基板と、第1の基板と積層されると共に、メモリアレイの動作を制御する周辺回路が設けられた第2の基板とを備える。 【選択図】図1