公开(公告)号：KR102226572B1

公开(公告)日：2021-03-12

申请号：KR1020140100639A

申请日：2014-08-05

申请人： 삼성전자주식회사

发明人： 알렉시 바실예비히 크발코브스키 ,  드미트로 아팔코브 ,  블라디미르 니키틴 ,  모하매드 토우픽 크로운비

IPC分类号： G11C11/16

CPC分类号： H01L43/02 ,  G11C11/161 ,  G11C11/1659 ,  G11C11/1675 ,  G11C11/18 ,  G11C11/5607 ,  H01L27/224 ,  H01L43/08

摘要： 자기 메모리가 설명된다. 일 측면에서, 상기 자기 메모리는 자기 접합들과 상기 자기 접합들에 인접한 적어도 하나의 반-스핀 밸브(semi-spin valve: 이하 SSV) 라인을 포함한다. 각각의 상기 자기 접합은 자기 자유 층(magnetic free layer)을 포함한다. 상기 SSV 라인(들)은 강자성(ferromagnetic) 층 및 상기 강자성 층과 상기 자기 접합들 사이의 비자성(nonmagnetic) 층을 포함한다. 상기 SSV 라인(들)은 실질적으로 면 내(in-plane)에 있는 전류로부터 스핀 분극된 전류 캐리어들의 축적에 의해 상기 자기 접합들의 적어도 일부에 스핀 축적에 의한 토크를 가하도록 구성된다. 상기 자유 층은 적어도 스핀 축적에 의한 토크를 사용하여 기록되도록 구성된다. 다른 측면에서, 상기 자기 메모리는 자기 메모리 셀들 및 상기 SSV 라인과 유사한 적어도 하나의 스핀 토크(spin torque: ST) 라인을 포함한다. 각각의 자기 메모리 셀은 위에서 설명한 자기 접합들과 유사한 자기 접합(들) 및 자기전기(magnetoelectric) 선택 장치(들)을 포함한다.

公开(公告)号：KR20210028110A

公开(公告)日：2021-03-11

申请号：KR1020200107924A

申请日：2020-08-26

申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

发明人： 밍유안 송

IPC分类号： G06F7/58 ,  H01L43/08

CPC分类号： H01L43/08 ,  G06F7/588 ,  G11C11/161 ,  G11C11/1659 ,  G11C11/1675 ,  G11C11/1693 ,  H01L27/22 ,  H01L27/228 ,  H01L43/02 ,  G11C11/1697

摘要： 일부 실시형태는 확률 난수 생성기에 관한 것이다. 확률 난수 생성기는 자기 터널 접합(MTJ)을 포함한 메모리 셀과, 메모리 셀의 MTJ에 결합된 액세스 트랜지스터를 포함한다. 가변 전류원이 액세스 트랜지스터에 결합되고, MTJ로부터 복수의 확률 랜덤 비트를 각각 포함하는 비트스트림을 생성하기 위하여 복수의 미리 결정된 전류 펄스 형태 각각을 MTJ에 제공하도록 구성된다. 미리 결정된 전류 펄스 형태는 MTJ에 대한 상이한 스위칭 확률에 대응하는 상이한 전류 진폭 및/또는 펄스폭을 갖는다.

公开(公告)号：KR20210024413A

公开(公告)日：2021-03-05

申请号：KR1020200069588A

申请日：2020-06-09

申请人： 삼성전자주식회사

发明人： 라이언 해처 ,  티타시 락싯 ,  다멘다 팔레 ,  홍준구 ,  조지 키틀

IPC分类号： G11C11/16 ,  H01L43/08

CPC分类号： G11C11/1659 ,  G06F17/16 ,  G06F17/17 ,  G06N3/063 ,  G11C11/161 ,  G11C11/1673 ,  G11C11/54 ,  G11C7/1006 ,  H01L43/08

摘要： 2개의 트랜지스터에서 2개의 저항성 메모리 소자 회로의 분산을 완화시키기 위한 방법, 시스템 및 전자 장치가 제공된다. 방법은 2개의 트랜지스터가 2개의 저항성 메모리 소자에 연결된 2T2R 회로(two transistor to two resistive memory elements circuit)의 비트셀들의 열에서 논리 1인 개수의 합을 입력 벡터의
N 으로 계산하고, 비트셀들의 열에서 각 전류 라인으로부터 출력 전류 값들을 센싱(sensing)하고, 센싱된 출력 전류 값들을 기초로 2T2R 회로의 열에서 입력 벡터 및 비트셀들의 내적인
M 을 계산하는 것을 포함할 수 있다.

公开(公告)号：JP6414754B2

公开(公告)日：2018-10-31

申请号：JP2015546565

申请日：2014-09-30

申请人： 日本電気株式会社 ,  国立大学法人東北大学

发明人： 深見 俊輔 ,  山ノ内 路彦 ,  大野 英男

IPC分类号： H01L27/105 ,  H01L29/82 ,  H01L43/08 ,  H01L21/8239

CPC分类号： G11C11/161 ,  G11C11/1655 ,  G11C11/1659 ,  G11C11/1673 ,  G11C11/1675 ,  H01L23/528 ,  H01L27/228 ,  H01L43/02 ,  H01L43/08 ,  H01L43/10

公开(公告)号：JP2018157108A

公开(公告)日：2018-10-04

申请号：JP2017053567

申请日：2017-03-17

申请人： 株式会社東芝

发明人： 石川 瑞恵 ,  加藤 侑志 ,  斉藤 好昭 ,  及川 壮一 ,  與田 博明

IPC分类号： H01L27/105 ,  H01L29/82 ,  H01L43/08 ,  G11C11/16 ,  H01L21/8239

CPC分类号： G11C11/161 ,  G11C5/08 ,  G11C11/1659 ,  G11C11/1675 ,  G11C11/18 ,  H01L27/226 ,  H01L43/04 ,  H01L43/10

摘要： 【課題】記憶層の磁化反転を容易に行うことのできるとともに漏れ磁場の影響を低減することのできる磁気メモリを提供する。 【解決手段】本実施形態による磁気メモリは、第1乃至第3端子と、第1乃至第3部分を有し、前記第1部分が前記第2部分と前記第3部分との間に位置し、前記第2部分が前記第1端子に電気的に接続され、前記第3部分が前記第2端子に電気的に接続された非磁性の導電層と、前記第3端子に電気的に接続された第1磁性層と、前記第1磁性層と前記第1部分との間に配置された第2磁性層と、前記第1磁性層と前記第2磁性層との間に配置された第1非磁性層と、前記第1非磁性層と前記第2磁性層との間に配置された第3磁性層と、前記第3磁性層と前記第2磁性層との間に配置された第2非磁性層と、を有する磁気抵抗素子であって、前記第2非磁性層は前記導電層のスピンホール角と符号の異なるスピンホール角を有する磁気抵抗素子と、を備えている。 【選択図】図1

公开(公告)号：JP2018524806A

公开(公告)日：2018-08-30

申请号：JP2017564435

申请日：2016-05-23

申请人： クアルコム,インコーポレイテッド

发明人： シア・リ ,  シャオチュン・ジュウ ,  ユ・ル

IPC分类号： H01L27/105 ,  H01L29/82 ,  H01L43/08 ,  G11C11/16 ,  H01L21/8239

CPC分类号： H01L27/226 ,  G11C11/161 ,  G11C11/1655 ,  G11C11/1659 ,  G11C11/1673 ,  G11C11/1675 ,  H01L27/22 ,  H01L43/02 ,  H01L43/08 ,  H01L43/12

摘要： 相補ビットセルが、第1のアクセストランジスタに結合されるフリー層を有し、ビット線に結合されるピンド層を有する第1の磁気トンネル接合(MTJ)デバイスを含む。相補ビットセルはまた、同じビット線に結合されるフリー層を有し、第2のアクセストランジスタに結合されるピンド層を有する第2のMTJデバイスを含む。

公开(公告)号：JP6381461B2

公开(公告)日：2018-08-29

申请号：JP2015047183

申请日：2015-03-10

申请人： 東芝メモリ株式会社

发明人： 野口 紘希 ,  高谷 聡 ,  藤田 忍

IPC分类号： G11C11/16

CPC分类号： G11C11/1673 ,  G11C11/161 ,  G11C11/1653 ,  G11C11/1655 ,  G11C11/1657 ,  G11C11/1659 ,  G11C11/1675 ,  G11C11/1693 ,  G11C11/1695 ,  G11C13/0023 ,  G11C13/0026 ,  G11C13/0028 ,  G11C13/003 ,  G11C13/004 ,  G11C13/0061 ,  G11C13/0069 ,  G11C2213/74 ,  G11C2213/79 ,  H01L28/00

公开(公告)号：JP2018129109A

公开(公告)日：2018-08-16

申请号：JP2017023205

申请日：2017-02-10

申请人： 東芝メモリ株式会社

发明人： 小林 晋也

IPC分类号： H01L21/8239 ,  H01L27/105 ,  H01L29/82 ,  H01L43/08 ,  G11C11/16

CPC分类号： G11C11/1675 ,  G11C11/161 ,  G11C11/1655 ,  G11C11/1657 ,  G11C11/1659 ,  G11C11/1693 ,  G11C11/1695 ,  G11C11/1697 ,  H01L27/228 ,  H01L43/02 ,  H01L43/08

摘要： 【課題】書き込み動作における信頼性を向上させた磁気メモリ装置(MRAM)を提供す る。 【解決手段】実施形態の磁気メモリ装置は、第1方向及び前記第1方向と反対方向の第2 方向の電流によって書き込みが行われる磁気抵抗素子を含むメモリセルと、前記メモリセ ルが接続された第1のビット線及び第1のワード線を有するメモリセルアレイと、前記磁 気抵抗素子に電気的に接続され、前記第1方向の書き込み回数をカウントするカウンタ回 路と、前記メモリセルアレイに接続され、前記第1方向の連続書き込み回数が閾値回数に 達すると、前記メモリセルに第2方向の書き込みを行う制御回路と、を具備する。 【選択図】図7

公开(公告)号：JP6374452B2

公开(公告)日：2018-08-15

申请号：JP2016153898

申请日：2016-08-04

申请人： 株式会社東芝

发明人： 斉藤 好昭 ,  與田 博明 ,  加藤 侑志 ,  石川 瑞恵 ,  及川 壮一

IPC分类号： H01L27/105 ,  H01L29/82 ,  H01L43/08 ,  H01L43/10 ,  G11C11/16 ,  H01L21/8239

CPC分类号： H01L43/02 ,  G11C11/1659 ,  G11C11/1675 ,  H01L27/228 ,  H01L43/08 ,  H01L43/10

公开(公告)号：JP6372203B2

公开(公告)日：2018-08-15

申请号：JP2014139960

申请日：2014-07-07

申请人： 株式会社ソシオネクスト

发明人： 武野 紘宜 ,  山本 暁生

IPC分类号： H03K3/3562 ,  G11C14/00

CPC分类号： G11C11/1675 ,  G11C11/1659 ,  G11C11/1673 ,  G11C11/1693 ,  G11C13/0007 ,  G11C13/0069 ,  G11C14/0081 ,  G11C14/009 ,  H03K3/3562 ,  H03K19/18