公开(公告)号：KR102233414B1

公开(公告)日：2021-03-29

申请号：KR1020197016823A

申请日：2017-11-28

Applicant: 샌디스크 테크놀로지스 엘엘씨

Inventor： 고란 미하일로비치 ,  네일 스미스 ,  조단 애셔 카틴 ,  네일 레슬리 로버트슨

IPC: G11C11/16 ,  G11C11/18 ,  H01L27/22 ,  H01L43/02 ,  H01L43/08 ,  H01L43/10

CPC classification number: H01L43/08 ,  G11C11/16 ,  G11C11/161 ,  G11C11/165 ,  G11C11/1653 ,  G11C11/1673 ,  G11C11/1675 ,  G11C11/18 ,  H01L27/228 ,  H01L43/02 ,  H01L43/10

Abstract: 스핀 축적 토크에 기초한 MRAM 메모리 셀이 제안된다. 일 실시예는 자기 터널 접합(magnetic tunnel junction), 자기 터널 접합에 연결된 스핀 축적층(spin accumulation layer), 및 스핀 축적층에 연결된 편광층을 포함한다. 편광층 및 스핀 축적층은 스핀 축적을 사용하여 자기 터널 접합의 자유 자기층 상에 스핀 축적 토크를 제공하여 자유 자기층의 자화 방향을 변화시킨다.

公开(公告)号：JP6438531B1

公开(公告)日：2018-12-12

申请号：JP2017118780

申请日：2017-06-16

Applicant: 株式会社東芝

Inventor： 加藤 侑志 ,  斉藤 好昭 ,  及川 壮一 ,  石川 瑞恵 ,  與田 博明

IPC: H01L21/8239 ,  H01L27/105 ,  H01L29/82 ,  H01L43/08

CPC classification number: H01L43/08 ,  G11C11/161 ,  G11C11/1673 ,  G11C11/1675 ,  H01L27/228 ,  H01L43/10

Abstract: 【課題】安定した動作が可能な磁気記憶装置を提供する。 【解決手段】実施形態によれば、磁気記憶装置は、金属含有層と、第1磁性層と、第2磁性層と、第1非磁性層と、制御部と、を含む。金属含有層は、第1、第2部分と、第1、第2部分の間の第3部分と、を含み第1金属を含む。第1磁性層は、第1部分から第2部分に向かう第2方向と交差する第1方向において第3部分から離れる。第2磁性層は、第3部分と第1磁性層との間に設けられる。第1非磁性層は、第1、第2磁性層の間に設けられる。制御部は、第1、第2部分と電気的に接続される。第2磁性層は、第1方向に沿う第1格子長と、第1方向に対して垂直な方向に沿う第2格子長と、を有し、第1格子長は第2格子長よりも長い。 【選択図】図1

公开(公告)号：JP6420165B2

公开(公告)日：2018-11-07

申请号：JP2015019624

申请日：2015-02-03

Applicant: 株式会社半導体エネルギー研究所

Inventor： 黒川 義元

IPC: G06F9/4401

CPC classification number: G06F9/4401 ,  G11C7/20 ,  G11C8/16 ,  G11C11/16 ,  G11C11/1653 ,  G11C11/1655 ,  G11C11/1657 ,  G11C11/1659 ,  G11C11/1693 ,  G11C11/1697 ,  G11C14/0081 ,  G11C16/08 ,  G11C2213/74 ,  G11C2213/79 ,  H01L27/228 ,  H01L43/08

公开(公告)号：JPWO2017057046A1

公开(公告)日：2018-09-13

申请号：JP2016077402

申请日：2016-09-16

Applicant: ソニー株式会社

Inventor： 神田 泰夫 ,  横山 孝司

IPC: H01L43/08 ,  H01L29/82 ,  H01L21/8239 ,  H01L27/105 ,  H01L21/8244 ,  H01L27/11 ,  H01L27/10 ,  G11C14/00 ,  H03K19/003

CPC classification number: H01L27/228 ,  G11C14/0081 ,  H01L21/82 ,  H01L21/822 ,  H01L27/04 ,  H01L27/1104 ,  H01L27/2436 ,  H01L29/82 ,  H01L43/08 ,  H01L45/00 ,  H01L49/00 ,  H03K19/003 ,  H03K19/00315 ,  H03K19/00392 ,  H03K19/0948 ,  H03K19/17736

Abstract: 本技術は、歩留まりを向上させることができるようにする半導体装置に関する。 揮発性論理回路は、記憶ノードを有しており、入力された情報を記憶する。揮発性論理回路の記憶ノードには、同一の接続ゲートを介して複数の不揮発性素子が接続されており、それらの複数の不揮発性素子のそれぞれには、不揮発性素子ごとに、それらの不揮発性素子を制御するための制御線が接続されている。このように揮発性論理回路に同一の接続ゲートを介して複数の不揮発性素子を接続することで、歩留まりを向上させることができる。本技術は半導体装置に適用することができる。

公开(公告)号：JP6386503B2

公开(公告)日：2018-09-05

申请号：JP2016164907

申请日：2016-08-25

Applicant: エイチジーエスティーネザーランドビーブイ

Inventor： ズヴォニミール ゼット バンディック ,  ジェフリー ロビンソン チャイルドレス ,  ルイズ エム フランカ−ネト ,  ジョーダン アシャー カティーナ ,  ネイル レスリー ロバートソン

IPC: H01L27/105 ,  H01L29/82 ,  H01L43/08 ,  G11C11/16 ,  H01L21/8239

CPC classification number: G11C11/1675 ,  G11C11/161 ,  G11C11/1653 ,  G11C11/1657 ,  G11C11/1673 ,  H01L27/228 ,  H01L43/08

公开(公告)号：JP2018110207A

公开(公告)日：2018-07-12

申请号：JP2017119625

申请日：2017-06-19

Applicant: コリア ユニバーシティ リサーチ アンド ビジネス ファウンデーション ,  KOREA UNIVERSITY RESEARCH AND BUSINESS FOUNDATION

Inventor： キム,ヤング ケウン ,  リー,キョン−ジン ,  ゴー,ギョン チューン

IPC: H01L43/08 ,  H01L21/8239 ,  H01L27/105 ,  H01L29/82

CPC classification number: H01L43/08 ,  G11C11/161 ,  G11C11/1653 ,  G11C11/1657 ,  G11C11/1659 ,  G11C11/1675 ,  G11C11/18 ,  H01L27/228 ,  H01L43/04 ,  H01L43/065 ,  H01L43/10

Abstract: 【課題】自由磁性層のスイッチングがより容易な磁気素子を提供する。 【解決手段】磁気素子2は、第1方向に電流が注入され、スピンホール効果又はラシュバ効果を誘発する導電層10と、導電層に接触して互いに積層されるように配置され、磁化方向がスイッチングされる強磁性層20と、固定された磁化方向性を有し、導電層の第1方向の両側面のうち少なくとも一側面に配置されて、スピン分極電流を導電層に注入するスピンフィルタ構造体11と、を含む。 【選択図】図2

公开(公告)号：JP2018098432A

公开(公告)日：2018-06-21

申请号：JP2016244038

申请日：2016-12-16

Applicant: 株式会社東芝

Inventor： 加藤 侑志 ,  及川 壮一 ,  石川 瑞恵 ,  斉藤 好昭 ,  與田 博明

IPC: H01L27/105 ,  H01L29/82 ,  G11C11/15 ,  G11C11/16 ,  H01L43/08 ,  H01L21/8246

CPC classification number: G11C11/15 ,  G11C11/155 ,  G11C11/161 ,  G11C11/1653 ,  G11C11/1655 ,  G11C11/1657 ,  G11C11/1659 ,  G11C11/1675 ,  G11C11/5685 ,  H01L27/228 ,  H01L43/04 ,  H01L43/08 ,  H01L43/10 ,  H01L43/14

Abstract: 【課題】書き込み電流を低減できる磁気記憶装置を提供する。 【解決手段】実施形態によれば、磁気記憶装置は、金属含有層、第1、第2磁性層、非磁性層及び制御部を含む。金属含有層は、第1、第2部分と、第1、第2部分の間の第3部分と、を含む。第1磁性層は第3部分から離れる。第2磁性層は、第3部分と第1磁性層との間に設けられる。非磁性層は、第1、第2磁性層の間に設けられる。第3部分は、第1領域と、第1領域と第2磁性層との間に設けられ第1金属及びホウ素を含む第2領域と、を含む。第1領域はホウ素を含まない、または、第1領域におけるホウ素の第1濃度は、第2領域よりも低い。第2領域の厚さは、1nm以上7nm以下である。制御部は、第1部分から第2部分に向かう電流を金属含有層に供給する第1動作と、第2部分から第1部分に向かう電流を金属含有層に供給する第2動作と、を実施する。 【選択図】図1

公开(公告)号：JP2018514077A

公开(公告)日：2018-05-31

申请号：JP2017546989

申请日：2015-07-31

Applicant: 東芝メモリ株式会社

Inventor： 藤森 健史

IPC: H01L21/8239 ,  G11C5/04 ,  H01L27/105 ,  H01L43/02 ,  H01L43/08

CPC classification number: H01L43/02 ,  G11C11/15 ,  G11C11/161 ,  H01L23/3128 ,  H01L23/552 ,  H01L24/06 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/92 ,  H01L25/0657 ,  H01L27/228 ,  H01L43/08 ,  H01L2224/04042 ,  H01L2224/06135 ,  H01L2224/32145 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48106 ,  H01L2224/48227 ,  H01L2224/49175 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/92165 ,  H01L2225/0651 ,  H01L2225/06537 ,  H01L2225/06575 ,  H01L2924/00014 ,  H01L2924/1434 ,  H01L2924/1443 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2224/45099

Abstract: 一実施形態によれば、磁気メモリ装置は、互いにスペースを空けて配置されている第1及び第2の部分を有している磁性層、前記第1の部分は前記磁気メモリチップの第1の主面を覆うこと、前記第2の部分は前記磁気メモリチップの前記第1の主面に対向している第2の主面を覆うこと、前記磁性層が搭載された回路基板、及び前記第1及び第2の主面に平行な第1の方向において、前記磁気メモリチップと前記回路基板を接続しているボンディングワイヤを含む。

公开(公告)号：JP2018067713A

公开(公告)日：2018-04-26

申请号：JP2017203154

申请日：2017-10-20

Applicant: コリア アドヴァンスド インスティテュート オブ サイエンス アンド テクノロジー

Inventor： パーク,ビョン グク ,  ベーク,スン ヘオン ,  パーク,キュン ウーン

IPC: H01L43/08 ,  H01L21/8239 ,  H01L27/105 ,  H03K19/20 ,  H01L29/82

CPC classification number: G11C11/1675 ,  G11C11/161 ,  G11C11/1659 ,  G11C11/1697 ,  G11C11/18 ,  G11C11/5607 ,  H01L27/228 ,  H01L43/06 ,  H01L43/08 ,  H03K19/18 ,  H03K19/20

Abstract: 【課題】高い情報保存速度、情報認識速度、及び情報転送速度、並びに低いエネルギー消費を特徴とする半導体素子を提供する 【解決手段】スピン軌道トルク(SOT:Spin Orbit Torque)効果に基づく半導体素子1000は、第1電極1100並びに第1電極1100に接続された第1セル1210及び第2セル1220を含む。第1セル1210及び第2セル1220は、それぞれ、第1電極1100上に配置され、絶縁層1212、1222を間に置いて自由磁性層1211、1221と固定磁性層1213、1223が配置された磁気トンネル接合(MTJ)を含み、第1電極1100の面内に印加された電流が各セルの臨界電流値を超える場合は、それぞれの自由磁性層1211、1221の磁化方向が変更される。第1セル1210及び第2セル1220の臨界電流値は互いに異なる。 【選択図】図1

公开(公告)号：JP2018056392A

公开(公告)日：2018-04-05

申请号：JP2016192011

申请日：2016-09-29

Applicant: TDK株式会社

Inventor： 佐々木 智生

IPC: H01L21/8246 ,  H01L27/105 ,  H01L43/08

CPC classification number: H01L43/08 ,  H01L27/228 ,  H01L43/02 ,  H01L43/10 ,  H01L43/12

Abstract: 【課題】耐電圧性に優れた磁気抵抗効果素子が実装された磁気抵抗効果デバイスを提供する。 【解決手段】この磁気抵抗効果デバイスは、層間絶縁層と前記層間絶縁層を貫通し、少なくとも一面に露出した貫通電極と、前記貫通電極上に積層された磁気抵抗効果素子と、を備え、前記磁気抵抗効果素子が積層される積層面における前記層間絶縁層と前記貫通電極とのビッカース硬度差が3GPa以下である。 【選択図】図1