公开(公告)号：KR102233884B1

公开(公告)日：2021-03-31

申请号：KR1020190112995A

申请日：2019-09-11

Applicant: (주)엘디스

Inventor： 조호성 ,  황상구

IPC: H01S5/024 ,  H01S5/022 ,  H01S5/125

CPC classification number: H01S5/02415 ,  H01L23/528 ,  H01L24/06 ,  H01L24/46 ,  H01L25/0652 ,  H01S5/02208 ,  H01S5/02253 ,  H01S5/125

Abstract: 본 발명의 목적은, 광원의 동작 온도를 조정할 수 있는 열전 소자(TEC)를 내장하며, 고속 변조 신호를 손실 없이 광원에 전달할 수 있는, 광통신 광원용 고속 변조 패키지를 제공하는 것이다.

公开(公告)号：KR20210028092A

公开(公告)日：2021-03-11

申请号：KR1020200101958A

申请日：2020-08-13

Applicant: 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

Inventor： 숭-푸 샤이 ,  리-충 쿠오 ,  잉-칭 시 ,  주-웨이 루 ,  쿵-첸 예

IPC: H01L23/31 ,  H01L23/498 ,  H01L23/50 ,  H01L23/525 ,  H01L23/528 ,  H01L23/538 ,  H01L25/065

CPC classification number: H01L23/31 ,  H01L23/562 ,  H01L21/561 ,  H01L21/4853 ,  H01L21/4857 ,  H01L21/565 ,  H01L21/6835 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/50 ,  H01L23/525 ,  H01L23/528 ,  H01L23/5383 ,  H01L23/5386 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L25/0655 ,  H01L21/563 ,  H01L2221/68327 ,  H01L2221/68345 ,  H01L2224/214 ,  H01L2924/35121

Abstract: 패키지 구조체는 회로 기판 및 반도체 패키지를 포함한다. 반도체 패키지는 회로 기판 상에 배치되고, 복수의 반도체 다이, 절연 봉지재 및 연결 구조체를 포함한다. 절연 봉지재는 제1 부분 및 제1 부분으로부터 돌출하는 제2 부분을 포함하고, 제1 부분은 복수의 반도체 다이를 봉지하고 제1 평탄 표면을 가지며, 제2 부분은 제1 평탄 표면과 상이한 레벨에 위치된 제2 평탄 표면을 갖는다. 연결 구조체는 제1 평탄 표면 상의 절연 봉지재의 제1 부분 위에 위치되고, 복수의 반도체 다이 상에 위치되며, 여기서 연결 구조체는 복수의 반도체 다이 및 회로 기판에 전기적으로 연결된다.

公开(公告)号：JP6435556B2

公开(公告)日：2018-12-12

申请号：JP2016565093

申请日：2014-12-19

Applicant: インテル アイピー コーポレーション

Inventor： ゲイッスラー、クリスチャン ,  セイデマン、ジョージ ,  レイングルバー、クラウス

IPC: H01L25/07 ,  H01L25/18 ,  H01L21/56 ,  H01L23/12 ,  H01L23/14 ,  H01L23/29 ,  H01L23/31 ,  H01L25/00 ,  H05K1/18 ,  H05K3/46 ,  H01L25/065

CPC classification number: H01L23/49827 ,  H01L23/48 ,  H01L23/49811 ,  H01L23/528 ,  H01L23/5384 ,  H01L23/5389 ,  H01L24/13 ,  H01L24/16 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L25/065 ,  H01L25/16 ,  H01L25/18 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/16227 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81203 ,  H01L2224/81207 ,  H01L2224/81815 ,  H01L2224/83851 ,  H01L2224/92125 ,  H01L2225/06517 ,  H01L2225/06572 ,  H01L2924/10253 ,  H01L2924/1421 ,  H01L2924/1433 ,  H01L2924/1434 ,  H01L2924/1461 ,  H01L2924/15174 ,  H01L2924/15184 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/19011 ,  H01L2924/19106 ,  H01L2924/014 ,  H01L2924/00014

公开(公告)号：JP6434763B2

公开(公告)日：2018-12-05

申请号：JP2014199405

申请日：2014-09-29

Applicant: ルネサスエレクトロニクス株式会社

Inventor： 渡部 真平 ,  内田 慎一 ,  前多 正 ,  逸見 和夫

IPC: H01L25/07 ,  H01L25/18 ,  H01F17/00 ,  H01L21/822 ,  H01L27/04 ,  H01L21/82 ,  H01L25/065

CPC classification number: H01L23/645 ,  H01F17/0013 ,  H01F38/14 ,  H01L23/3107 ,  H01L23/3114 ,  H01L23/48 ,  H01L23/49513 ,  H01L23/4952 ,  H01L23/49541 ,  H01L23/49575 ,  H01L23/5227 ,  H01L23/528 ,  H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/0657 ,  H01L25/16 ,  H01L25/162 ,  H01L28/10 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/05624 ,  H01L2224/32145 ,  H01L2224/32245 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48245 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/49171 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/92147 ,  H01L2224/92247 ,  H01L2225/06527 ,  H01L2924/13055 ,  H01L2924/181 ,  H04B5/0031 ,  H04B5/0081 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/013 ,  H01L2924/01029 ,  H01L2924/01014

公开(公告)号：JP6416595B2

公开(公告)日：2018-10-31

申请号：JP2014231861

申请日：2014-11-14

Applicant: ラピスセミコンダクタ株式会社

Inventor： 千葉 亮

IPC: H01L29/788 ,  H01L29/792 ,  H01L27/11524 ,  H01L29/417 ,  H01L21/336

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L21/31053 ,  H01L21/32139 ,  H01L23/528 ,  H01L29/0847 ,  H01L29/42328 ,  H01L29/6653 ,  H01L29/66825 ,  H01L29/7881

公开(公告)号：JP2018164077A

公开(公告)日：2018-10-18

申请号：JP2018044293

申请日：2018-03-12

Applicant: 旺宏電子股▲ふん▼有限公司

Inventor： ▲黄▼ 郁凱 ,  江 ▲せん▼陵 ,  洪 永泰 ,  鄭 俊民 ,  駱 統 ,  楊 令武 ,  楊 大弘 ,  陳 光▲しょう▼

IPC: H01L27/11582 ,  H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  H01L21/28 ,  H01L21/283 ,  H01L21/768 ,  H01L23/522 ,  H01L27/11568

CPC classification number: H01L27/11582 ,  H01L21/32133 ,  H01L21/768 ,  H01L21/76804 ,  H01L21/76805 ,  H01L21/76816 ,  H01L21/76831 ,  H01L21/76846 ,  H01L21/76877 ,  H01L23/528 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/1157

Abstract: 【課題】深いトレンチを充填することにより起こる、応力によるトレンチの変形およびトレンチ近くのデバイスの変形を低減する。 【解決手段】基板200上に活性層211、213、215、217および不活性層210、212、214、216の多層スタックを備えることができる回路構造と、回路構造内の複数の細長いトレンチであって、回路構造を通って多層スタックの下方の基板まで延び、側壁を有する、複数の細長いトレンチ401〜404と、複数の細長いトレンチ内の対応する細長いトレンチを充填する複数の層状トレンチ導体とを備える。複数のトレンチ層状導体内の層状トレンチ導体は、基板と電気接触する底部導体層と、底部導体層上の上部導体層と、対応するトレンチの側壁の一部分との間の中間誘電層または導電層とを含む。 【選択図】図4

公开(公告)号：JPWO2018061177A1

公开(公告)日：2018-09-27

申请号：JP2016078998

申请日：2016-09-30

Applicant: 新電元工業株式会社

Inventor： 小谷 涼平 ,  松原 寿樹 ,  石塚 信隆 ,  三川 雅人 ,  押野 浩

IPC: H01L29/06 ,  H01L29/12 ,  H01L21/329 ,  H01L29/866 ,  H01L29/739 ,  H01L21/822 ,  H01L27/04 ,  H01L29/78

CPC classification number: H01L27/0255 ,  H01L23/528 ,  H01L29/0615 ,  H01L29/0638 ,  H01L29/0649 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/16 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/404 ,  H01L29/405 ,  H01L29/47 ,  H01L29/7391 ,  H01L29/7395 ,  H01L29/7808 ,  H01L29/861 ,  H01L29/866

Abstract: 【課題】過電圧保護ダイオードの耐圧変動を抑制することが可能な半導体装置を提供する。 【解決手段】実施形態の半導体装置1は、耐圧領域B上に形成された絶縁膜4と、絶縁膜4上に交互に隣接配置されたN型半導体層5aとP型半導体層5bを有する過電圧保護ダイオード5と、絶縁膜4上に形成され、過電圧保護ダイオード5に電気的に接続された導体部6,7,8,9と、過電圧保護ダイオード5および導体部6,7,8,9を被覆する絶縁膜15と、絶縁膜15を介して過電圧保護ダイオード5の上方に設けられた高電位部17と、を備え、P型半導体層5bのP型不純物濃度は、N型半導体層5aのN型不純物濃度より低く、高電位部17は、逆バイアス印加状態において、高電位部17の直下に位置するP型半導体層5bの電位よりも高い電位を有するように構成されている。

公开(公告)号：JP2018152432A

公开(公告)日：2018-09-27

申请号：JP2017046567

申请日：2017-03-10

Applicant: 東芝メモリ株式会社

Inventor： 吉川 将寿 ,  杉浦 邦晃

IPC: H01L27/105 ,  H01L43/08 ,  H01L29/82 ,  G11C11/16 ,  H01L21/8239

CPC classification number: G11C11/161 ,  G11C11/1659 ,  G11C11/1675 ,  H01L23/528 ,  H01L27/224 ,  H01L43/02 ,  H01L43/08 ,  H01L43/10

Abstract: 【課題】一方向の書込み電流で互いに異なる2つのデータ書込みを行う。 【解決手段】一実施形態の磁気記憶装置は、磁気抵抗効果素子と、上記磁気抵抗効果素子に電気的に接続されたセレクタと、ビット線に電気的に接続された第1端と、ワード線に電気的に接続された第2端と、を含むメモリセルを備える。上記磁気抵抗効果素子は、第1強磁性層と、第2強磁性層と、第3強磁性層と、第1非磁性層と、第2非磁性層と、を含む。上記第1非磁性層は、上記第1強磁性層及び上記第2強磁性層の間に設けられる。上記第2非磁性層は、上記第2強磁性層及び上記第3強磁性層の間に設けられて上記第2強磁性層及び上記第3強磁性層を反強磁性的に結合する。上記第1強磁性層の膜厚は、上記第2強磁性層の膜厚より大きい。 【選択図】図10

公开(公告)号：JP2018152419A

公开(公告)日：2018-09-27

申请号：JP2017046395

申请日：2017-03-10

Applicant: 東芝メモリ株式会社

Inventor： 東 和幸 ,  津村 一道 ,  勝又 竜太 ,  荒井 史隆

IPC: H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  H01L27/10 ,  H01L27/11524 ,  H01L27/11529 ,  H01L27/11531 ,  H01L27/11556 ,  H01L27/11558 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11582

CPC classification number: H01L27/11582 ,  H01L23/481 ,  H01L23/528 ,  H01L25/0657 ,  H01L25/50 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/11551 ,  H01L27/11553 ,  H01L27/11556 ,  H01L27/11563 ,  H01L27/11565 ,  H01L27/11568 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11578 ,  H01L29/7883 ,  H01L29/7926 ,  H01L2225/06541 ,  H01L2225/06565

Abstract: 【課題】小型で高性能な半導体記憶装置及びその製造方法を提供する。 【解決手段】第1面及び前記第1面と反対側の第2面を持ち、基板を含まないメモリセルアレイ層であって、メモリセルアレイ領域に3次元配置された複数のメモリセルと、第1面または/及び第2面に埋め込まれた表面配線層とを含むメモリセルアレイ層を複数有し、それぞれの前記メモリセルアレイ層の前記表面配線層は、前記第1面に垂直な方向から見て重なるように設けられ、前記表面配線層同士が互いに接合されることによって、複数の前記メモリセルアレイ層が積層されている。 【選択図】図1

公开(公告)号：JP6392458B2

公开(公告)日：2018-09-19

申请号：JP2017528727

申请日：2016-07-14

Applicant: 株式会社東芝

Inventor： 池田 健太郎 ,  安住 壮紀 ,  長谷川 光平

IPC: H03K17/10 ,  H03K17/56 ,  H03K17/08

CPC classification number: H03K17/08104 ,  H01L23/528 ,  H01L25/00 ,  H01L29/2003 ,  H01L29/778 ,  H01L29/7827 ,  H01L29/872 ,  H01L2224/48227 ,  H01L2224/49175 ,  H02M1/08 ,  H02M1/088 ,  H03K17/08 ,  H03K17/08122 ,  H03K17/08142 ,  H03K17/0822 ,  H03K17/102