-
公开(公告)号：JP2018163969A
公开(公告)日：2018-10-18
申请号：JP2017060008
申请日：2017-03-24
申请人： 東芝メモリ株式会社
IPC分类号： H01L27/105 , H01L27/10 , H01L45/00 , H01L49/00 , H01L21/8239
CPC分类号： H01L45/08 , G11C13/0007 , G11C13/004 , G11C2013/0045 , G11C2213/32 , G11C2213/33 , G11C2213/51 , G11C2213/52 , G11C2213/55 , G11C2213/71 , G11C2213/76 , H01L27/2463 , H01L45/1233 , H01L45/1253 , H01L45/146 , H01L45/148
摘要： 【課題】信頼性の向上が可能な記憶装置を提供する。 【解決手段】実施形態の記憶装置は、第1の導電層と、第2の導電層と、第1の導電層と第2の導電層との間に設けられた抵抗変化層と、を備え、記抵抗変化層は、半導体、又は、第1の金属を含む第1の金属酸化物を有する第1の層と、第1の層と第2の導電層との間に設けられ、第2の金属を含む第2の金属酸化物を有し、第1の導電層の側の端面及び第2の導電層の側の端面の少なくともいずれか一方に接しない結晶粒を有する第2の層と、を有する。 【選択図】図1
-
公开(公告)号：JP2018160548A
公开(公告)日：2018-10-11
申请号：JP2017056697
申请日：2017-03-22
申请人： 東芝メモリ株式会社
IPC分类号： H01L27/105 , H01L27/10 , H01L21/8239
CPC分类号： H01L27/285 , G11C13/0007 , G11C13/0014 , G11C13/0016 , G11C13/0026 , G11C13/003 , G11C13/004 , G11C13/0069 , G11C13/0097 , G11C2013/0045 , G11C2013/0073 , G11C2013/0078 , G11C2213/32 , G11C2213/52 , G11C2213/71 , G11C2213/72 , G11C2213/73 , H01L27/2409 , H01L27/249 , H01L45/04 , H01L45/1226 , H01L45/1233 , H01L45/1253 , H01L45/146 , H01L51/0058 , H01L51/0591
摘要： 【課題】微細な整流素子を備える記憶装置を提供する。 【解決手段】実施形態の記憶装置は第1の導電層と、第2の導電層と、第1の導電層と第2の導電層との間に位置する抵抗変化層と、抵抗変化層と第2の導電層との間に位置し有機分子を含む有機分子層と、を備え、有機分子が、第1のHOMO準位を有する第1の縮合多環部と、第1のHOMO準位よりもエネルギーの高い第2のHOMO準位を有する第2の縮合多環部と、第1の縮合多環部と第2の縮合多環部との間に位置し第1のHOMO準位及び第2のHOMO準位よりもエネルギーの高い第3のHOMO準位を有する第3の縮合多環部を有する。 【選択図】図2
-
公开(公告)号：JP2018156701A
公开(公告)日：2018-10-04
申请号：JP2017051294
申请日：2017-03-16
申请人： 東芝メモリ株式会社
CPC分类号： G11C13/004 , G11C11/1655 , G11C11/1673 , G11C11/1675 , G11C11/1677 , G11C11/1693 , G11C11/56 , G11C11/5607 , G11C11/5678 , G11C11/5685 , G11C13/0023 , G11C13/0026 , G11C13/0061 , G11C13/0064 , G11C13/0069 , G11C2013/0045 , G11C2013/0054 , G11C2013/0066 , G11C2013/0078 , G11C2207/002
摘要： 【課題】 読み出し時間を高速化する。 【解決手段】 一つの実施形態によれば、不揮発性半導体記憶装置は、電流源、クランプ回路、メモリセル、センスアンプを含む。電流源は、一端が電源に接続され、他端からリファレンス電流を流す。クランプ回路は、制御トランジスタと増幅回路を含み、ビット線負荷容量を充電して制御トランジスタの他端をセル参照電圧にクランプする。メモリセルは、抵抗変化型素子を含み、一端がビット線を介してクランプ回路に接続され、他端がワード線に接続される。センスアンプは、抵抗変化型素子に記憶されているデータを検出する。 【選択図】 図2
-
公开(公告)号：JP2018156700A
公开(公告)日：2018-10-04
申请号：JP2017051293
申请日：2017-03-16
申请人： 東芝メモリ株式会社
CPC分类号： G11C7/062 , G11C5/14 , G11C7/12 , G11C11/5642 , G11C13/0004 , G11C13/004 , G11C2013/0042 , G11C2013/0045
摘要： 【課題】 読み出し時間の高速化と読み出し消費電流の低減化の両立化を図る。 【解決手段】 一つの実施形態によれば、不揮発性半導体記憶装置は、付加抵抗とメモリセルを含む。付加抵抗は一端が電源に接続される。メモリセルは抵抗変化型素子を含み、一端がビット線を介して付加抵抗の他端に接続され、他端が選択素子に接続される。メモリセルの読み出し動作のときに、付加抵抗の一端に電源から定電圧が印加され、付加抵抗とメモリセルに読み出し電流が流れる。 【選択図】 図2
-
公开(公告)号：JP2018156556A
公开(公告)日：2018-10-04
申请号：JP2017054585
申请日：2017-03-21
申请人： 東芝メモリ株式会社
CPC分类号： G11C11/1673 , G11C11/1655 , G11C11/1675 , G11C11/1693 , G11C13/004 , G11C13/0061 , G11C2013/0057
摘要： 【課題】 動作速度の向上及び信頼性の向上を図る。 【解決手段】実施形態の計算機システムは、プロセッサと、第1及び第2の読み出し動作X1,X2を実行するメモリデバイスと、を含む。メモリデバイスは、第1の読み出し動作X1によってメモリセルアレイの選択領域から第1のデータDOUT1を読み出し、第2の読み出し動作X2によって選択領域から第2のデータDOUT2を読み出す。プロセッサは、第2の読み出し動作X2の実行時に、第1のデータDOUT1を用いた計算処理P1を実行する。第1及び第2のデータDOUT1,DOUT2の比較結果に基づいて、第1及び第2のデータDOUT1,DOUT2が一致していると判定された場合において、第1のデータDOUT1が有効であることを示す信号SVLDが出力される。プロセッサは、信号SVLDに基づいて計算処理P1の結果を取得する。 【選択図】 図15
-
公开(公告)号：JP6388235B2
公开(公告)日：2018-09-12
申请号：JP2015092567
申请日：2015-04-30
申请人： パナソニックIPマネジメント株式会社
CPC分类号： G11C11/16 , G11C11/5685 , G11C13/0007 , G11C13/0035 , G11C13/004 , G11C29/06 , G11C29/36 , G11C2013/0054 , G11C2211/5644
-
公开(公告)号：JP2018085361A
公开(公告)日：2018-05-31
申请号：JP2016225811
申请日：2016-11-21
申请人： 東芝メモリ株式会社
IPC分类号： H01L45/00 , H01L49/00 , H01L27/105
CPC分类号： H01L45/10 , G11C13/0011 , G11C13/004 , G11C13/0069 , G11C13/0097 , G11C2013/0045 , G11C2013/0078 , G11C2213/33 , G11C2213/34 , G11C2213/52 , G11C2213/56 , H01L45/085 , H01L45/1233 , H01L45/1253 , H01L45/1266 , H01L45/146
摘要： 【課題】安定した動作が可能な抵抗変化素子及び記憶装置を提供する。 【解決手段】実施形態によれば、抵抗変化素子は、第1第2導電層及び第1層を含む。第1導電層は、銀、銅、亜鉛、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、テルル及びビスマスからなる群から選択された少なくとも1つを含む。第2導電層は、白金、金、イリジウム、タングステン、パラジウム、ロジウム、窒化チタン及びシリコンからなる群から選択された少なくとも1つを含む。第1層は、前記第1導電層及び第2導電層の間に設けられ、酸素及びシリコンを含む。第1層は、第2導電層から第1導電層に向かう第1方向に沿った第1層の厚さよりも小さい複数の孔を含む。第1層は炭素を含まない、または、第1層に含まれる炭素の第1層に含まれるシリコンに対する組成比は、0.1未満である。 【選択図】図1
-
公开(公告)号：JP2018511862A
公开(公告)日：2018-04-26
申请号：JP2017544745
申请日：2016-03-10
发明人： エレフセリウー、エヴァンゲロス、スタブロス , ル ギャロ、マニュエル , パンタツ、アンゲリキ , セバスティアン、アブ , ツーマ、トーマス
CPC分类号： G06N3/0635 , G06N3/049 , G06N3/063 , G06N3/08 , G11C11/54 , G11C11/5678 , G11C13/0004 , G11C13/004 , G11C13/0069 , G11C2013/0092
摘要： 【課題】ニューロモーフィック・シナプス装置、ニューロモーフィック・システムおよびニューロモーフィック・シナプス装置の製造方法を提供する。【解決手段】ニューロモーフィック・シナプス装置11が、シナプス荷重を格納するためのメムエレメント20とプログラミング・ロジック21とを含む。メムエレメント20は、所望のプログラミング特性を示すようになされる。プログラミング・ロジック21は、シナプス荷重の更新を促す刺激に応答し、前記荷重を更新するようにメムエレメント20をプログラミングするためのプログラミング信号を発生させる。プログラミング・ロジック21は、入力荷重変化値ΔWiを示す入力信号に応答してもよく、入力荷重変化値ΔWiに依存するプログラミング信号を発生させるようになされてもよい。プログラミング・ロジック21は、プログラミング信号が所望の荷重依存シナプス更新効果をもたらすようにメムエレメント20のプログラミング特性を利用するようになされる。【選択図】図3
-
公开(公告)号：JP6282258B2
公开(公告)日：2018-02-21
申请号：JP2015242424
申请日：2015-12-11
申请人： 力旺電子股▲分▼有限公司
IPC分类号： G11C13/00
CPC分类号： G11C13/0097 , G11C13/0002 , G11C13/0007 , G11C13/004 , G11C13/0064 , G11C13/0069 , G11C2013/0073 , G11C2013/0083 , G11C2013/0092
-
公开(公告)号：JP2018501537A
公开(公告)日：2018-01-18
申请号：JP2017519526
申请日：2014-10-23
发明人： ジェ,ニン , ヤン,ジアンフア , ストラカン,ジョン,ポール , フ,ミャオ
IPC分类号： G06F12/00 , G06F7/53 , H01L45/00 , H01L49/00 , H03K19/177
CPC分类号： G11C13/0069 , G06F17/11 , G06F17/16 , G06G7/16 , G11C7/1006 , G11C13/0007 , G11C13/0023 , G11C13/0026 , G11C13/0028 , G11C13/004 , G11C2213/15 , G11C2213/77
摘要： ドット積を得る方法は、いくつかの第1の電圧をメムリスティブクロスバーアレイ内の対応する数の行ラインに印加して、それらの行ラインといくつかの列ラインの間の交差部に配置された対応する数のメモリスタの抵抗値を変化させることを含む。それらの第1の電圧は、それぞれ、行列内の対応する数の値を定める。該方法はさらに、いくつかの第2の電圧を該メムリスティブクロスバーアレイ内の対応する数の行ラインに印加することを含む。それらの第2の電圧は、対応する数のベクトル値を定める。該方法はさらに、それらの列ラインからの出力電流を収集することを含む。収集された出力電流はドット積を定める。【選択図】図3
-
-
-
-
-
-
-
-
-
搜索结果
749 条记录 (耗时 0.029 秒)
