-
公开(公告)号：JP4732709B2
公开(公告)日：2011-07-27
申请号：JP2004150284
申请日：2004-05-20
申请人： 株式会社半導体エネルギー研究所
发明人： 浩平 牟田口
CPC分类号： G11C19/00 , G09G3/3648 , G09G3/3677 , G09G3/3688 , G09G2330/08 , G11C29/848 , G11C29/86
-
公开(公告)号：JPS5925307B2
公开(公告)日：1984-06-16
申请号：JP1649078
申请日：1978-02-17
申请人： Hitachi Ltd
发明人： SUGIE MAMORU , YAMAGUCHI NOBORU , MAYAMA KOICHI , KIDA JUZO , YOSHIZAWA SHIGERU , SAITO NOBUO , ASANO JUNSHI
CPC分类号： G11C29/86 , G11C19/0875
-
公开(公告)号：JPWO2015141153A1
公开(公告)日：2017-04-06
申请号：JP2016508494
申请日：2015-02-27
申请人： 日本電気株式会社
IPC分类号： H01L21/82 , H03K19/173 , H03K19/177
CPC分类号： H03K19/17736 , G11C29/86 , H03K19/1736 , H03K19/1776
摘要： プログラマブル論理集積回路において、不良素子の発生に備えてスペア回路を設けると、回路構成に無駄が生じてしまう。本発明に係るプログラマブル論理集積回路は、複数のロジックブロックと、行配線と列配線の接続をスイッチ用不揮発性スイッチ素子により切り換えるスイッチブロックと、入出力配線を上記スイッチブロックと接続するシフタブロックとを有し、上記シフタブロックは、冗長配線を含み、上記冗長配線及び上記行配線を構成する各配線の接続を制御するシフト用不揮発性スイッチ素子を備える。
-
公开(公告)号：JP5394923B2
公开(公告)日：2014-01-22
申请号：JP2009523985
申请日：2007-08-08
申请人： ナンテロ,インク.
发明人： バーチン，クロード，エル． , ルークス，トーマス , ワード，ジョナサン、ダブリュ． , グオ，フランク , コンセック，スティーブン，エル． , メインホールド，ミッチェル
CPC分类号： H01L51/0587 , B82Y10/00 , G11C11/56 , G11C13/0064 , G11C13/0069 , G11C13/025 , G11C14/00 , G11C17/16 , G11C29/86 , G11C2013/0076 , G11C2213/19 , G11C2213/71 , G11C2213/72 , H01L27/101 , H01L27/1021 , H01L29/0665 , H01L29/0673 , H01L29/0676 , H01L51/0048
-
5.发明专利Series/parallel/series shift register memory and combination of a plurality of such memories and display thereof 失效系列/并行/系列移位寄存器和这种存储器的大量存储器的组合及其显示
公开(公告)号：JPS593794A
公开(公告)日：1984-01-10
申请号：JP10300283
申请日：1983-06-10
申请人： Philips Nv
CPC分类号： G11C29/86 , G06F11/1008 , G06F11/1076
-
公开(公告)号：JP5410974B2
公开(公告)日：2014-02-05
申请号：JP2009523981
申请日：2007-08-08
申请人： ナンテロ,インク.
发明人： バーチン，クロード，エル． , ルークス，トーマス , ファン，エックス．エム．，ヘンリー , シバラジャン，ラメシュ , ジェンシュー，エリオーダー，ジー． , コンセック，スティーブン，エル． , メインホールド，ミッチェル
IPC分类号： H01L27/10 , G11C13/00 , H01L27/105 , H01L29/06 , H01L29/861 , H01L29/868 , H01L45/00 , H01L49/00
CPC分类号： H01L51/0587 , B82Y10/00 , G11C11/56 , G11C13/0064 , G11C13/0069 , G11C13/025 , G11C14/00 , G11C17/16 , G11C29/86 , G11C2013/0076 , G11C2213/19 , G11C2213/71 , G11C2213/72 , H01L27/101 , H01L27/1021 , H01L29/0665 , H01L29/0673 , H01L29/0676 , H01L51/0048
-
公开(公告)号：JPS5947379B2
公开(公告)日：1984-11-19
申请号：JP4707877
申请日：1977-04-22
申请人： Nippon Electric Co
发明人： YOSHIOKA SHINYA
CPC分类号： G11C29/86 , G11C19/0875
-
公开(公告)号：JPS599113B2
公开(公告)日：1984-02-29
申请号：JP14676780
申请日：1980-10-20
申请人： Control Data Corp
发明人： DORAN HARORUDO TOSU
CPC分类号： G11C29/86 , G11C19/0875
-
-
公开(公告)号：JPS5730183A
公开(公告)日：1982-02-18
申请号：JP10328080
申请日：1980-07-28
申请人： Ricoh Co Ltd
发明人： BABA MASAHIRO
CPC分类号： G11C29/86
摘要： PURPOSE:To improve the performance of relieving an element having a defective loop, by using an adjacent perfect loop as a reference position information storage loop when the reference position information storage loop is defective. CONSTITUTION:When the 1st minor loop 31 is defective and the 2nd minor loop 20' is perfect, the 2nd loop substitutes a reference position information loop automatically. Then, a 0 is stored in the area of an ROM correspondig to the minor loop 31 and although the minor loop 20' substituting the reference position information storage loop is perfect, a 0 is also stored in the area of the ROM corresponding to it. In the area of the ROM corresponding to another perfect minor loop 20, a 1 is stored. Thus, defective loop processing is carried out in normal operation to store reference position information without using the minor loop 20'.
摘要翻译： 目的：为了提高缓解具有缺陷回路的元件的性能，当参考位置信息存储回路有缺陷时，通过使用相邻的完美回路作为参考位置信息存储循环。 构成：当第一次回路31有故障并且第二次回路20'完美时，第二回路自动地替代参考位置信息循环。 然后，在对应于次级环路31的ROM的区域中存储0，尽管代替参考位置信息存储环路的次级环路20'是完美的，但是也在与其对应的ROM的区域中存储0。 在对应于另一个完美小环路20的ROM区域中，存储a 1。 因此，在正常操作中执行故障循环处理以存储参考位置信息而不使用次循环20'。
-
-
-
-
-
-
-
-
-
搜索结果
23 条记录 (耗时 0.016 秒)
