-
公开(公告)号：KR102236744B1
公开(公告)日：2021-04-07
申请号：KR1020197029935A
申请日：2018-03-12
申请人： 마이크론 테크놀로지, 인크
发明人： 파비오 펠리쩌 , 이노센조 토르토렐리 , 아고스티노 피로바노 , 안드레아 레다엘리
IPC分类号： H01L45/00
CPC分类号： H01L45/122 , H01L45/1253 , H01L45/141
摘要： 본 발명은 3차원 메모리 어레이 및 이를 가공처리하는 방법을 포함한다. 다수의 실시형태는 절연 재료에 의해 서로 분리된 복수의 도전성 라인, 복수의 도전성 라인에 실질적으로 직각으로 연장되도록 배열된 복수의 도전성 연장부, 및 복수의 도전성 연장부 중 각각의 도전성 연장부 주위에 형성되고 복수의 도전성 라인 중 각각의 도전성 라인과의 2개의 상이한 접점을 갖는 저장 소자 재료를 포함하며, 복수의 도전성 라인 중 각각의 도전성 라인과의 2개의 상이한 접점은 각각의 도전성 라인의 2개의 상이한 단부에 있다.
-
2.发明专利
公开(公告)号：KR20210031523A
公开(公告)日：2021-03-19
申请号：KR1020217006650A
申请日：2019-08-13
申请人： 마이크론 테크놀로지, 인크
发明人： 파올로 판티니 , 마르코 베르나스코니 , 실비아 가바르디
IPC分类号： H01L45/00
CPC分类号： H01L45/141 , G11C13/0004 , G11C13/0023 , G11C13/004 , G11C13/0069 , G11C7/18 , G11C8/14 , H01L27/2427 , H01L27/2463 , H01L45/06 , H01L45/122 , H01L45/1233 , H01L45/1253 , H01L45/144 , G11C2213/72 , G11C2213/76 , G11C2213/79
摘要： 전이 금속 도핑 GST를 사용하여 메모리 셀(들)을 동작시키기 위한 방법들, 시스템들 및 장치들이 설명된다. 본원에 설명된 바와 같이, 게르마늄(Ge), 안티몬(Sb), 텔루륨(Te) 및 이트륨(Y)과 스칸듐(Sc) 중 적어도 하나를 포함하는 구성요소가 메모리 셀에서 메모리 요소로 사용될 수 있다. 예를 들어, 메모리 요소는 구성요소의 15 내지 35 원자 퍼센트(원자%) 범위의 양의 Ge, 구성요소의 50 원자% 이하의 양의 Sb; 구성요소의 40 원자% 이상의 양의 Te, 및 구성요소의 0.15 원자% 내지 10 원자% 범위의 양의 Y 및 Sc 중 적어도 하나를 갖는 구성요소를 포함할 수 있다.
-
公开(公告)号：KR20210029613A
公开(公告)日：2021-03-16
申请号：KR1020190111073A
申请日：2019-09-06
申请人： 에스케이하이닉스 주식회사
CPC分类号： G11C13/0011 , H01L27/24 , G11C13/0004 , H01L27/249 , H01L45/06 , H01L45/12 , H01L45/1253 , H01L45/145 , H01L45/16
摘要： 일 실시예에 따르는 강유전 메모리 장치는 기판, 상기 기판 상에 배치되는 소스 전극 구조물, 상기 소스 전극 구조물의 일 측벽면과 접하도록 배치되는 채널 구조물, 상기 채널 구조물의 일 측벽면 상에 배치되는 저항 변화 메모리층, 상기 저항 변화 메모리층과 접하도록 배치되는 드레인 전극 구조물, 상기 채널 구조물 내부에서 제1 방향으로 연장되며 제2 방향을 따라 이격하여 배치되는 복수의 게이트 유전 구조물, 및 상기 게이트 유전 구조물 내부에서 상기 제1 방향으로 연장되도록 배치되는 게이트 전극 구조물을 포함한다.
-
公开(公告)号：KR20210028070A
公开(公告)日：2021-03-11
申请号：KR1020200068371A
申请日：2020-06-05
CPC分类号： H01L45/146 , H01L27/2436 , H01L45/1233 , H01L45/1253 , H01L45/16 , H01L45/1625 , H01L45/1675 , H01L45/1616
摘要： 본 개시의 다양한 실시예들은 공동 도핑된 데이터 저장 구조물을 포함하는 메모리 셀에 관한 것이다. 하부 전극이 기판 위에 있고, 상부 전극이 하부 전극 위에 있다. 데이터 저장 구조물은 상부 전극과 하부 전극 사이에 배치된다. 데이터 저장 구조물은 제 1 도펀트 및 제 2 도펀트로 도핑된 유전체 물질을 포함한다.
-
公开(公告)号：KR20210027624A
公开(公告)日：2021-03-11
申请号：KR1020190106680A
申请日：2019-08-29
申请人： 삼성전자주식회사
IPC分类号： H01L45/00
CPC分类号： H01L45/122 , H01L27/2427 , H01L21/3213 , H01L21/76816 , H01L27/2463 , H01L27/2481 , H01L45/06 , H01L45/1233 , H01L45/1253 , H01L45/144 , H01L45/1608 , H01L45/1675
摘要： 정보 저장 물질 패턴을 포함하는 반도체 소자를 제공한다. 이 반도체 소자는 기판 상의 제1 도전성 패턴들; 상기 제1 도전성 패턴들 사이의 제1 절연 패턴; 상기 제1 도전성 패턴들 상의 제2 도전성 패턴들; 상기 제1 도전성 패턴들과 상기 제2 도전성 패턴들 사이의 제1 메모리 셀 구조물; 상기 제1 절연 패턴 상 및 상기 제1 메모리 셀 구조물 측면 상의 제2 절연 패턴; 및 상기 제1 절연 패턴 상에서 상기 제2 절연 패턴을 상기 기판의 상면에 수직한 방향으로 관통하는 제1 수직 구조물을 포함하되, 상기 제1 절연 패턴은 복수의 리세스 영역들을 갖고, 상기 복수의 리세스 영역들은 서로 다른 깊이의 제1 및 제2 리세스 영역들을 포함한다.
-
公开(公告)号：KR20210025464A
公开(公告)日：2021-03-09
申请号：KR1020200058560A
申请日：2020-05-15
IPC分类号： H01L45/00
CPC分类号： H01L45/1233 , H01L27/2436 , H01L27/2463 , H01L45/08 , H01L45/1253 , H01L45/145 , H01L45/146 , H01L45/147 , H01L45/149 , H01L45/1608 , H01L45/1666 , H01L45/1675 , H01L45/06
摘要： 본 개시의 다양한 실시예는 데이터 저장 구조물을 포함하는 메모리 셀에 관한 것이다. 상부 전극이 하부 전극 위에 있다. 데이터 저장 구조물은 상부 전극과 하부 전극 사이에 배치된다. 데이터 저장 구조물은, 제1 데이터 저장 층, 제2 데이터 저장 층, 및 제3 데이터 저장 층을 포함한다. 제2 데이터 저장 층은 제1 및 제3 데이터 저장 층 사이에 배치된다. 제2 데이터 저장 층은 제3 데이터 저장 층보다 낮은 밴드갭을 갖는다. 제1 데이터 저장 층은 제2 데이터 저장 층보다 낮은 밴드갭을 갖는다.
-
公开(公告)号：JP2018163971A
公开(公告)日：2018-10-18
申请号：JP2017060011
申请日：2017-03-24
申请人： 東芝メモリ株式会社
IPC分类号： H01L27/105 , H01L45/00 , H01L21/8239
CPC分类号： H01L27/249 , G11C13/0026 , G11C13/0028 , G11C13/004 , H01L45/065 , H01L45/1226 , H01L45/1246 , H01L45/1253 , H01L45/144 , H01L45/1616 , H01L45/1675 , H01L45/1683
摘要： 【課題】メモリセルの特性を安定化させる記憶装置を提供する。 【解決手段】第1の方向xに伸長する第1、第2、第3、第4の導電層WL11、WL12、WL21、WL22と、第1の方向に交差する第2の方向yに伸長し、第1の導電層と第2の導電層との間及び第3の導電層と第4の導電層との間に設けられた第5の導電層BL11と、第1の導電層と第2の導電層との間及び第3の導電層と第4の導電層との間に設けられた第6の導電層BL21と、第1の導電層と第5の導電層との間に設けられた第1の抵抗変化層R1と、第2の導電層と第5の導電層との間に設けられた第2の抵抗変化層R2と、第3の導電層と第5の導電層との間に設けられた第3の抵抗変化層R3と、第1の導電層と第6の導電層との間に設けられた第4の抵抗変化層R4と、を備える。第1の抵抗変化層と第2の抵抗変化層との間の距離が、第1の導電層の一部と第2の導電層との距離より小さい。 【選択図】図3
-
公开(公告)号：JP2018163706A
公开(公告)日：2018-10-18
申请号：JP2017058673
申请日：2017-03-24
申请人： 東芝メモリ株式会社
IPC分类号： H01L21/8239 , H01L27/105 , H01L45/00 , H01L49/00 , G11C13/00
CPC分类号： G11C13/0007 , G11C13/0061 , G11C13/0069 , G11C13/0097 , G11C2013/0078 , G11C2013/0088 , G11C2013/0092 , G11C2213/77 , H01L27/2463 , H01L45/085 , H01L45/1233 , H01L45/1253 , H01L45/146 , H01L45/148 , H01L45/1616
摘要： 【課題】動作の高速化が可能な記憶装置を提供する。 【解決手段】第1の導電層WL1と第3の導電層BL1との間に第1の電圧の印加を開始し、第1の電圧の印加の開始から第1の遅延時間が経過した後、第1の導電層と第3の導電層との間に第1の電圧を印加した状態で、第2の導電層WL2と第3の導電層との間に第1の電圧の印加を開始し、第2の導電層と第3の導電層との間への第1の電圧の印加の開始から第2の遅延時間が経過した後に、第2の導電層と第3の導電層との間に第1の電圧を印加した状態で、第1の導電層と第3の導電層との間に第1の電圧よりも小さい第2の電圧の印加を開始する。 【選択図】図1
-
公开(公告)号：JP6307157B2
公开(公告)日：2018-04-04
申请号：JP2016519800
申请日：2014-10-23
申请人： インテル・コーポレーション
发明人： ガーリー、エフ ダニエル , ゴッティ、アンドレア , コロンボ、ダヴィデ , チャン、クオ−ウェイ
IPC分类号： H01L27/105 , H01L45/00 , H01L27/10 , H01L27/11521 , H01L27/11568 , H01L27/1159 , H01L49/00 , H01L21/336 , H01L29/788 , H01L29/792 , H01L21/8239
CPC分类号： H01L45/1608 , H01L27/2427 , H01L27/2463 , H01L27/2481 , H01L45/06 , H01L45/1233 , H01L45/1253 , H01L45/144 , H01L45/16
-
公开(公告)号：JP6273184B2
公开(公告)日：2018-01-31
申请号：JP2014178787
申请日：2014-09-03
申请人： 東芝メモリ株式会社
IPC分类号： H01L27/105 , H01L45/00 , H01L49/00 , H01L21/8239
CPC分类号： H01L45/1233 , H01L27/2481 , H01L45/08 , H01L45/085 , H01L45/1253 , H01L45/1266 , H01L45/146 , H01L45/16
-
-
-
-
-
-
-
-
-
搜索结果
403 条记录 (耗时 0.03 秒)
