公开(公告)号：KR102224973B1

公开(公告)日：2021-03-09

申请号：KR1020190119178A

申请日：2019-09-26

申请人： 윈본드 일렉트로닉스 코포레이션

发明人： 야스히로 토미타 ,  치-슌 린 (엘버트) ,  치-šœ 린 (엘버트)

IPC分类号： G11C13/00 ,  H01L45/00

CPC分类号： G11C13/0007 ,  G11C13/0004 ,  G11C13/0023 ,  G11C13/0026 ,  G11C13/0028 ,  G11C13/003 ,  G11C13/004 ,  G11C13/0061 ,  G11C13/0069 ,  G11C13/0097 ,  H01L23/5226 ,  H01L23/528 ,  H01L27/0207 ,  H01L27/2436 ,  H01L27/2463 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/146 ,  G11C2013/005 ,  G11C2013/0083 ,  G11C2013/009 ,  G11C2213/32 ,  G11C2213/79 ,  G11C2213/82

摘要： [과제] 신뢰성을 저하시키는 일 없이 면적 효율이 양호한 저항 변화형의 랜덤 액세스 메모리를 제공한다.
[해결 수단] 본 발명의 저항 변화형 메모리는, 가변저항소자와 해당 가변저항소자에 접속된 액세스용의 트랜지스터를 포함하는 메모리셀이 행렬 형상으로 복수 배치된 어레이 영역과, 상기 어레이 영역의 행방향으로 뻗고, 행방향의 메모리셀에 접속된 복수의 워드선(WL1, WL2, …, WLn)과, 어레이 영역의 열방향으로 뻗는 로컬 비트선(BL1)과, 어레이 영역의 열방향으로 뻗고, 열방향의 메모리셀의 한쪽의 전극에 접속된 복수의 로컬 소스선(SL1, SL2, …, SLq)과, 로컬 비트선(BL1)에 접속되고, 그리고 어레이 영역의 행방향으로 뻗고, 행방향의 메모리셀의 다른 쪽의 전극에 접속된 공유 비트선(SBL)을 포함한다.

公开(公告)号：JP6434535B2

公开(公告)日：2018-12-05

申请号：JP2016565686

申请日：2015-05-04

申请人： マイクロン テクノロジー, インク.

发明人： バルーチー,ダニエーレ ,  ヴィッラ,コラード

IPC分类号： G06F12/00

CPC分类号： G11C16/10 ,  G11C8/08 ,  G11C13/0004 ,  G11C13/0028 ,  G11C13/003 ,  G11C13/004 ,  G11C13/0061 ,  G11C13/0064 ,  G11C13/0069 ,  G11C13/0097 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/26 ,  G11C16/32 ,  G11C16/3436 ,  G11C16/3459 ,  G11C2213/79

公开(公告)号：JP6430576B2

公开(公告)日：2018-11-28

申请号：JP2017082443

申请日：2017-04-19

申请人： ウィンボンド エレクトロニクス コーポレーション

发明人： 冨田 泰弘

IPC分类号： H01L21/8239 ,  H01L27/105 ,  H01L45/00 ,  H01L49/00 ,  G11C13/00

CPC分类号： G11C13/0069 ,  G11C13/0023 ,  G11C13/0026 ,  G11C13/0028 ,  G11C13/003 ,  G11C13/0038 ,  G11C13/0097 ,  G11C2013/0083 ,  G11C2213/79 ,  G11C2213/82 ,  H01L27/2436

公开(公告)号：JP6387134B1

公开(公告)日：2018-09-05

申请号：JP2017044471

申请日：2017-03-09

申请人： ウィンボンド エレクトロニクス コーポレーション

发明人： 服部 規男 ,  矢野 勝

IPC分类号： G11C13/00

CPC分类号： G11C13/004 ,  G11C8/08 ,  G11C13/0023 ,  G11C13/0028 ,  G11C13/0033 ,  G11C13/0035 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2013/0047 ,  H01L27/24 ,  H01L2924/1438

摘要： 【課題】 ブロック単位の消去またはワード単位のプログラムによるエンデュランス特性の低下を抑制する半導体記憶装置を提供する。 【解決手段】 本発明の抵抗変化型メモリ100は、可逆性かつ不揮発性の可変抵抗素子によりデータを記憶するメモリアレイ110と、外部からの消去コマンドに応答してメモリアレイ110の選択されたブロックを消去するとき、ブロックのデータを変更することなくブロックが消去状態であることを表すEFフラグを設定するコントローラ120とを含む。コントローラ120はさらに、外部からの読出しコマンドに応答してメモリアレイ110の選択されたワードを読み出すとき、EFフラグに基づき選択されたワードのデータまたは消去を表すデータを出力する読出し手段を含む。 【選択図】 図7

公开(公告)号：JP6196623B2

公开(公告)日：2017-09-13

申请号：JP2014532913

申请日：2013-08-11

申请人： 株式会社TRL

发明人： 児子 精祐 ,  勝 満徳 ,  佐藤 正幸 ,  笹島 裕一

IPC分类号： H01L27/105 ,  H01L45/00 ,  H01L49/00 ,  H01L21/8239

CPC分类号： H01L45/1206 ,  G11C13/0007 ,  G11C13/0097 ,  H01L45/08 ,  H01L45/10 ,  H01L45/1226 ,  H01L45/146 ,  G11C16/0466

公开(公告)号：JPWO2015170550A1

公开(公告)日：2017-04-20

申请号：JP2016517847

申请日：2015-04-10

申请人： ソニー株式会社

发明人： 晴彦 寺田 ,  晴彦 寺田

IPC分类号： G06F12/00 ,  G11C13/00

CPC分类号： G06F3/0659 ,  G06F3/0613 ,  G06F3/0673 ,  G06F12/00 ,  G11C13/004 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2013/0076

摘要： 同一アドレスに対する読出しおよび書込みが続く際に、記憶領域に対するアクセスを効率化させる。メモリ読出し部は、メモリアレイの所定のアドレスに記憶されているデータを読出しデータとしてメモリアレイから読み出して読出しデータ保持部に保持させる。読出しデータ出力部は、読出しデータ保持部に保持されている読出しデータを要求元に出力する。メモリ書込み部は、メモリアレイに対する書込みデータおよび読出しデータに基づいてメモリアレイの書込み対象アドレスに書込みを行う。制御部は、書込み対象アドレスと読出しデータのアドレスとが一致する場合にのみメモリ書込み部を動作させるよう制御する。

公开(公告)号：JP6101806B2

公开(公告)日：2017-03-22

申请号：JP2015535777

申请日：2013-10-03

申请人： マイクロン テクノロジー, インク.

发明人： カルデローニ,アレッサンドロ ,  フェッロ,マッシモ ,  ファンティーニ,パオロ

IPC分类号： G11C13/00

CPC分类号： G11C13/004 ,  G11C11/00 ,  G11C13/0002 ,  G11C13/0004 ,  G11C13/0035 ,  G11C13/0069 ,  G11C13/0097 ,  G11C29/006 ,  G11C29/50008 ,  G11C11/5678 ,  G11C2013/0052 ,  G11C2013/0057

公开(公告)号：JPWO2014080616A1

公开(公告)日：2017-01-05

申请号：JP2014548456

申请日：2013-11-19

申请人： パナソニックIpマネジメント株式会社

发明人： 礼司 持田 ,  礼司 持田 ,  河野　和幸 ,  和幸 河野

IPC分类号： G11C13/00 ,  H01L27/10 ,  H01L27/105

CPC分类号： G11C13/004 ,  G11C8/14 ,  G11C11/1653 ,  G11C11/1655 ,  G11C11/1657 ,  G11C11/1659 ,  G11C11/1673 ,  G11C11/1675 ,  G11C11/1693 ,  G11C11/22 ,  G11C11/2253 ,  G11C11/2255 ,  G11C11/2257 ,  G11C11/2259 ,  G11C11/2273 ,  G11C11/2275 ,  G11C13/0002 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/0023 ,  G11C13/0026 ,  G11C13/0028 ,  G11C13/003 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2013/005 ,  G11C2013/0071 ,  G11C2013/009 ,  G11C2213/79 ,  G11C2213/82 ,  H01L27/228 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/1233

摘要： 不揮発性半導体記憶装置は、第1のセルトランジスタ(TC0)と第1の抵抗変化素子(RR0)とを含む第1のメモリセル(MC0)と、第2のセルトランジスタ(TC1)と第2の抵抗変化素子(RR1)とを含む第2のメモリセル(MC1)と、第1のセルトランジスタ(TC0)に接続された第1のワード線(WL0)と、第2のセルトランジスタ(TC1)に接続された第2のワード線(WL1)と、第1のセルトランジスタ(TC0)と第2の抵抗変化素子(RR1)とを接続する第1のデータ線(SL)と、第1の抵抗変化素子(RR0)と第2のセルトランジスタ(TC1)とを接続する第2のデータ線(BL)とを備えている。

摘要翻译： 的非易失性半导体存储器装置包括：第一单元晶体管（TC0）和第一可变电阻元件（RR0）第一存储器单元，其包括（MC 0）时，第二单元晶体管（TC1）和第二 的可变电阻元件（RR1）和包括（MC1）的第二存储器单元，连接到第一单元晶体管（TC0）和（WL0），第二单元晶体管的第一字线（TC1） 一个连接的第二字线（WL1），第一单元晶体管（TC0）和第二电阻变化元件（RR1）第一连接的数据线和（SL），第一电阻变化 它包括元件（RR0）和第二单元晶体管（TC1）和用于连接的（BL）的第二数据线。

公开(公告)号：JPWO2014034420A1

公开(公告)日：2016-08-08

申请号：JP2014532913

申请日：2013-08-11

申请人： 太陽誘電株式会社

发明人： 精祐 児子 ,  精祐 児子 ,  満徳 勝 ,  満徳 勝 ,  佐藤　正幸 ,  正幸 佐藤 ,  裕一 笹島 ,  裕一 笹島

IPC分类号： H01L27/105 ,  G11C13/00 ,  H01L45/00 ,  H01L49/00

CPC分类号： H01L45/1206 ,  G11C13/0007 ,  G11C13/0097 ,  G11C16/0466 ,  H01L45/08 ,  H01L45/10 ,  H01L45/1226 ,  H01L45/146

摘要： 抵抗変化絶縁膜(8)と、前記抵抗変化絶縁膜の第1主面上に配置されるソース電極(17A)と、前記第1主面上に配置されるドレイン電極(18A)と、前記第1主面上に向かい合う前記抵抗変化絶縁膜の第2主面上に配置されるゲート電極(19A)とを備える抵抗変化メモリ素子(20A)が提供される。

摘要翻译： （8），源电极（17A）设置在可变电阻绝缘膜，设置在第一主表面和（18A）上的漏电极的第一主表面上的电阻变化绝缘膜，所述第一 电阻RAM和第二栅极被布置在所述可变电阻绝缘膜相对的第二主表面（19A）（20A）的主表面电极设置。

公开(公告)号：JP5948667B2

公开(公告)日：2016-07-06

申请号：JP2014503457

申请日：2013-02-26

申请人： パナソニックIPマネジメント株式会社

发明人： 河野 和幸 ,  上田 孝典

IPC分类号： G11C13/00

CPC分类号： H01L27/249 ,  G11C11/16 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/004 ,  G11C13/0069 ,  G11C13/0097 ,  G11C7/14 ,  H01L27/228 ,  H01L27/2436 ,  G11C2013/0054 ,  G11C2213/79