公开(公告)号：KR1020010051175A

公开(公告)日：2001-06-25

申请号：KR1020000062099

申请日：2000-10-21

申请人： 파나소닉 주식회사

发明人： 시마다야스히로 ,  하야시신이치로 ,  우치야마기요시 ,  다나카게이스케

IPC分类号： H01L29/88

CPC分类号： H01L29/6684 ,  H01L21/28291 ,  H01L29/772 ,  H01L29/78391

摘要： PURPOSE: To provide a non-volatile memory which can reflect one of two logical states on the channel current of a tunnel channel transistor and can arbitrarily rewrite the state into any one of the logical states. CONSTITUTION: By utilizing the fact that a depletion layer formed in a source region 3 to be overlapped with a ferrorelectric layer 6 depends on the polarization state of ferroelectric, when a positive bias is applied to a drain region 4 with respect to the source region 3 to inject electrons from the source region 3 into the drain region 4 via an insulator 5, reading of data depending on the number of electrons emitted from the source region 3 is reflected by the polarization state of the ferroelectric layer 6 under a gate electrode 7. Since the polarization state of the layer 6 is spontaneous, the polarization state can be held (stored) and discriminated (read out) by the channel current of the transistor.

摘要翻译： 目的：提供可以反映隧道通道晶体管的通道电流上的两个逻辑状态之一的非易失性存储器，并且可以任意地将状态重写为任何一个逻辑状态。 构成：通过利用形成在源极区域3中以与铁电体层6重叠的耗尽层取决于铁电体的偏振态的事实，当相对于源极区域3向漏极区域4施加正偏压时 通过绝缘体5将电子从源极区域3注入漏极区域4，根据从源极区域3发射的电子数量的数据的读取被栅电极7下的铁电体层6的偏振状态反射。 由于层6的偏振状态是自发的，所以可以通过晶体管的沟道电流来保持（存储）和鉴别（读出）极化状态。

公开(公告)号：KR101810545B1

公开(公告)日：2017-12-19

申请号：KR1020177009065

申请日：2015-06-04

申请人： 사빅 글로벌 테크놀러지스 비.브이.

发明人： 박,지훈 ,  알샤리프,후삼,엔. ,  오데,이햅,엔. ,  칸,모드,에이.

IPC分类号： H01L21/28 ,  H01L27/11507 ,  H01L27/1159 ,  H01L29/51 ,  H01L29/66 ,  H01L29/78 ,  H01L21/324

CPC分类号： H01L27/1159 ,  C09D127/16 ,  H01L21/02118 ,  H01L21/02282 ,  H01L21/28176 ,  H01L21/321 ,  H01L21/324 ,  H01L27/11507 ,  H01L29/516 ,  H01L29/6684 ,  H01L29/78391 ,  H01L37/02 ,  H01L37/025 ,  H01L41/1132 ,  H01L41/193 ,  H01L41/317 ,  H01L41/45

摘要： [0099] 본발명은강유전체장치의제조방법을기재한다. 방법은적층물을형성하기위해 2개의전도성물질사이에유기중합체강유전체층을위치시키는단계를포함한다. 상기적층물은 2-단계열처리공정을거칠수 있다. 제 1 열처리단계는유기중합체강유전성전구체를강유전성히스테리시스특성을갖는강유전성물질로변환시키고, 제 2 열처리단계는상기강유전성물질을치밀화하여강유전체장치를제조한다. 박막강유전체장치는박막강유전체커패시터, 박막강유전체트랜지스터, 또는박막강유전체다이오드를포함할수 있다.

公开(公告)号：KR1020170121082A

公开(公告)日：2017-11-01

申请号：KR1020170051593

申请日：2017-04-21

申请人： 고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼 ,  가부시키가이샤 와코무겡큐쇼

发明人： 사카이시게키 ,  타카하시미쯔에 ,  쿠스하라마사키 ,  토다마사유키 ,  우메다마사루 ,  사사키요시카즈

IPC分类号： H01L29/66 ,  H01L29/51 ,  H01L29/78 ,  H01L21/28 ,  H01L21/02

CPC分类号： H01L21/28291 ,  G11C11/223 ,  H01L21/02181 ,  H01L21/02197 ,  H01L21/022 ,  H01L21/02266 ,  H01L21/02271 ,  H01L21/02337 ,  H01L21/02356 ,  H01L27/1159 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/516 ,  H01L29/517 ,  H01L29/518 ,  H01L29/6684 ,  H01L29/78391

摘要： 종래개발되어온 FeFET가가지는 10초이상의데이터보유특성과 10회이상의데이터리라이팅내성특성을손상시키지않고, 강유전체의막두께(d)를미세화에적합하도록 59nm

摘要翻译： 和减少到现有技术的数据保持特性超过10秒是强电介质FET加贺，其已被开发并在不损害数据重写的10倍或更多的电阻特性，为适合于小型化的铁电体（d）的厚度59nm <输入电压的d <150nm的范围 以及能够自行输入3.3V以下的数据的FeFET及其制造方法。 绝缘体和双层sangpe叶天空hanhue形成通过在半导体衬底上进行的强电介质结晶化退火制造的膜和由牛的金属试剂的强电介质部件的顺序确定的，并产生一个半导体衬底构成的装置的方法，绝缘层和强电介质和金属 一个，配置作为膜是Ca和Sr和Bi和Ta和算的愿望，其中，所述金属构成通过添加氧氮获得的合金或铱或Pt或Ir和Pt的钌，退火该强电介质结晶，或混合气体 其中蚀刻在氩和氧的混合气体中进行。

公开(公告)号：KR1020170102428A

公开(公告)日：2017-09-11

申请号：KR1020170025529

申请日：2017-02-27

申请人： 남랩 게게엠베하

发明人： 슈뢰더우베 ,  페시치밀란

IPC分类号： H01L45/00

CPC分类号： H01L27/11507 ,  G11C11/1659 ,  G11C11/221 ,  G11C11/2273 ,  G11C11/2275 ,  G11C11/24 ,  G11C11/5657 ,  G11C13/0007 ,  G11C2213/15 ,  G11C2213/79 ,  H01L27/1159 ,  H01L28/56 ,  H01L29/516 ,  H01L29/6684 ,  H01L29/78391

摘要： 본발명은반강유전체를이용한비휘발성메모리소자에관한것으로, 제1 전극; 제2 전극; 및제1 전극과제2 전극사이에배치되는층;을포함하고, 이층은전하-전압특성을갖는 PHL(pinched hysteresis loop) 물질을포함하고 2개의히스테리시스루프를가지며, PHL 물질의전하-전압특성을이동시켜 2개의히스테리시스루프중의하나를 0V에일치시키는내부바이어스전계를가져 PHL 물질이외부전기장없이소정의분극상태로유지되도록한다.

摘要翻译： 本发明涉及一种使用铁电体的非易失性存储器件，包括：第一电极; 第二电极; 置于两个电极之间Mitje第一电极任务层;包括，双层是具有电压特性的电荷包括PHL（夹磁滞回线）材料具有两个磁滞回线，PHL电荷材料运动电压特性的 为了使内部偏置电场与两个滞后回路中的一个匹配到0V，使得PHL材料在没有外部电场的情况下保持在预定的偏振状态。

公开(公告)号：KR101719083B1

公开(公告)日：2017-03-22

申请号：KR1020157015708

申请日：2013-10-15

申请人： 마이크론 테크놀로지, 인크

发明人： 라마스와미,니르말 ,  프랄,커크,디. ,  키니,웨인

IPC分类号： H01L27/108 ,  H01L29/78 ,  H01L29/423 ,  H01L21/28

CPC分类号： H01L29/516 ,  G11C14/0027 ,  H01L21/28291 ,  H01L27/10823 ,  H01L27/10876 ,  H01L27/11585 ,  H01L27/1159 ,  H01L29/0847 ,  H01L29/1037 ,  H01L29/408 ,  H01L29/4236 ,  H01L29/42364 ,  H01L29/42368 ,  H01L29/511 ,  H01L29/513 ,  H01L29/518 ,  H01L29/6684 ,  H01L29/7827 ,  H01L29/78391 ,  H01L29/784 ,  H01L45/1206 ,  H01L45/1233 ,  H01L45/14

摘要： 몇몇실시예들은반도체기재로연장된게이트를가진반도체구조물을포함한다. 전도성-도핑소스및 드레인영역들은게이트에인접한기재내에있다. 게이트유전체는소스영역및 게이트사이에서의제 1 세그먼트, 드레인영역및 게이트사이에서의제 2 세그먼트, 및제 1 및제 2 세그먼트들사이에서의제 3 세그먼트를가진다. 게이트유전체의적어도일 부분은강유전성재료를포함한다. 몇몇실시예들에서, 강유전성재료는제 1, 제 2, 및제 3 세그먼트들의각각내에있다. 몇몇실시예들에서, 강유전성재료는제 1 세그먼트또는제 3 세그먼트내에있다. 몇몇실시예들에서, 트랜지스터는게이트, 소스영역및 드레인영역을가지며; 소스및 드레인영역들사이에채널영역을가진다. 트랜지스터는소스영역및 게이트사이에강유전성재료를포함하는게이트유전체를가진다.

公开(公告)号：KR101342476B1

公开(公告)日：2013-12-17

申请号：KR1020097025936

申请日：2008-05-23

申请人： 고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼

发明人： 하야시유타카 ,  마쓰모토가즈히코 ,  가미무라다카후미

IPC分类号： H01L21/8246 ,  H01L21/8247 ,  H01L27/10 ,  H01L27/105

CPC分类号： H01L29/7881 ,  B82Y10/00 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/28291 ,  H01L29/0657 ,  H01L29/1606 ,  H01L29/42336 ,  H01L29/42352 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/6684 ,  H01L29/7781 ,  H01L29/792

摘要： 본발명은기억소자및 그판독방법에관한것으로서, 기억소자(1)는, 길이와제1 표면과제1 표면에의해에워싸인단면(斷面)을가지는제1 반도체영역(100)과, 제1 표면상에형성된기억수단(300)과, 기억수단(300) 상에형성된게이트(400)로, 적어도구성되며, 제1 반도체영역(100)의단면의등가(等價) 단면반경을, 기억수단(300)의등가산화실리콘막두께이하로함으로써저(低)프로그램전압을실현한다. 단면의등가단면반경 r을 10nm 이하, 게이트길이를 20nm 이하로함으로써, 게이트전압변환의다치(多値) 레벨간격을실온에서인식할수 있는고유값으로한다.

公开(公告)号：KR101256632B1

公开(公告)日：2013-04-19

申请号：KR1020130023038

申请日：2013-03-04

申请人： 성균관대학교산학협력단

发明人： 안종현 ,  노종현

IPC分类号： H01L27/115 ,  H01L21/8247

CPC分类号： H01L21/28291 ,  G11C11/22 ,  H01L21/84 ,  H01L27/1159 ,  H01L27/1203 ,  H01L28/24 ,  H01L29/6684 ,  H01L29/78391

摘要： 본원은, 플렉서블 비휘발성 메모리 소자용 강유전체 캐패시터, 트랜지스터형 플렉서블 비휘발성 강유전체 메모리 소자, 1T-1R(1Transistor-1Resistor) 플렉서블 강유전체 메모리 소자 및 이들의 제조 방법에 관한 것으로서, 강유전체층과 반도체층 사이의 계면에 고분자 접착층을 형성함으로써 계면에서의 전기적 특성 및 물리화학적 특성을 향상시킬 수 있다.

摘要翻译： 本申请是强电介质电容器的柔性的非易失性存储器元件，一个晶体管型柔性非易失性铁电存储器设备，1T-1R（1Transistor-1Resistor），用于设备灵活铁电存储器和涉及它们的制备方法，铁电体层和半导体层之间的界面的方法 可以改善界面处的电特性和物理化学性质。

公开(公告)号：KR101087837B1

公开(公告)日：2011-11-30

申请号：KR1020100075722

申请日：2010-08-05

申请人： 에스케이하이닉스 주식회사

发明人： 강희복

IPC分类号： H01L27/115 ,  H01L21/8247

CPC分类号： H01L21/28291 ,  H01L27/1159 ,  H01L29/516 ,  H01L29/6684 ,  G11C16/10

摘要： PURPOSE: A nonvolatile memory device and a forming method thereof are provided to improve a data retention property by preventing the deterioration of a memory cell using a metal layer of the same system as a ferroelectric layer. CONSTITUTION: An insulation layer(11) is formed on the upper side of a control gate(10). A metal layer(12) is formed on the upper side of he insulation layer. The insulation layer prevents a short between the metal layer and the control gate of the same metal system. A ferroelectric layer(13) is formed on the upper side of the metal layer. A program and a read gate(14) are formed on the upper side of the ferroelectric layer.

摘要翻译： 目的：提供一种非易失性存储器件及其形成方法，以通过防止使用与铁电层相同的系统的金属层的存储单元的劣化来提高数据保持性。 构成：在控制门（10）的上侧形成绝缘层（11）。 金属层（12）形成在绝缘层的上侧。 绝缘层防止金属层和同一金属系统的控制栅之间的短路。 铁电层（13）形成在金属层的上侧。 在铁电体层的上侧形成有程序和读取栅极（14）。

公开(公告)号：KR1020100018557A

公开(公告)日：2010-02-17

申请号：KR1020097025936

申请日：2008-05-23

申请人： 고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼

发明人： 하야시유타카 ,  마쓰모토가즈히코 ,  가미무라다카후미

IPC分类号： H01L21/8246 ,  H01L21/8247 ,  H01L27/10 ,  H01L27/105

CPC分类号： H01L29/7881 ,  B82Y10/00 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/28291 ,  H01L29/0657 ,  H01L29/1606 ,  H01L29/42336 ,  H01L29/42352 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/6684 ,  H01L29/7781 ,  H01L29/792

摘要： A memory device (1) comprises a first semiconductor region (100) having a length, a first surface, and a cross section surrounding the first surface, memory means (300) provided on the first surface, and a gate (400) provided on the memory means (300). The equivalent cross section radius of the cross section of the first semiconductor region (100) is equal to the equivalent silicon oxide film thickness or less of the memory means (300) to realize a low program voltage. Since the equivalent cross section radius r is 10 nm or less, and the gate length is 20 nm or less, the multi-value level interval in terms of the gate voltage can be an eigen value recognizable at room temperatures.

摘要翻译： 存储器件（1）包括具有长度，第一表面和围绕第一表面的横截面的第一半导体区域（100），设置在第一表面上的存储器件（300）和设置在第一表面上的栅极（400） 存储装置（300）。 第一半导体区域（100）的横截面的等效截面半径等于存储装置（300）的等效氧化硅膜厚度或更小，以实现低编程电压。 由于等效截面半径r为10nm以下，栅极长度为20nm以下，所以以栅极电压为单位的多值电平间隔可以是在室温下可识别的本征值。

公开(公告)号：KR1020080097977A

公开(公告)日：2008-11-06

申请号：KR1020080102807

申请日：2008-10-20

申请人： 서울시립대학교 산학협력단

发明人： 박병은

IPC分类号： H01L27/105 ,  H01L21/8247 ,  H01L27/115 ,  H01L21/8242

CPC分类号： H01L27/1159 ,  H01L21/28291 ,  H01L21/67063 ,  H01L27/105 ,  H01L29/517 ,  H01L29/6684

摘要： A ferroelectric memory device, FET, and methods of manufacturing the same are provided to form the plurality of memory cells within the same region by the inorganic material ferroelectric material or the solid solution and organic compound or the organic compound ferroelectric material as the ferroelectric material. The ferroelectric memory device comprises the substrate(10), and gate electrode(21), the drain(24) and source electrode(25), and the channel forming layer(22) and ferroelectric layer(23). The ferroelectric layer is comprised of the mixture of the organic compound and inorganic material ferroelectric material. The channel forming layer is formed between the gate electrode and ferroelectric layer. The channel forming layer is the organic compound or the inorganic semiconductor layer.

摘要翻译： 提供铁电存储器件，FET及其制造方法，以通过无机材料铁电材料或作为铁电材料的固溶体和有机化合物或有机化合物铁电材料在同一区域内形成多个存储单元。 铁电存储器件包括衬底（10）和栅电极（21），漏极（24）和源电极（25）以及沟道形成层（22）和铁电层（23）。 铁电层由有机化合物和无机材料铁电材料的混合物组成。 沟道形成层形成在栅电极和铁电层之间。 通道形成层是有机化合物或无机半导体层。