-
-
公开(公告)号：KR1020080111874A
公开(公告)日：2008-12-24
申请号：KR1020070060366
申请日：2007-06-20
申请人： 주식회사 엠피그룹
发明人： 강경석
IPC分类号： H01L21/66
摘要： A semiconductor test device and a test method are provided to reduce test time of a semiconductor device effectively by carrying out singular semiconductor device test in fault. A semiconductor test device comprises a control signal input part(110), control signal interface unit(120), data Input part(130), test data interface unit(140), test output data interface unit(150), standards data storage module(160) and test comparison unit(170). The control signal input part generates a control signal for test. The control signal interface unit authorizes the control signal in semiconductor devices comprising a semiconductor element(180,190) group for a test. The data Input part generates a test data. The test data interface unit authorizes test data to semiconductor devices comprising a semiconductor element group for a test. The test output data interface unit integrates and receives test output data outputted, at the same time, from the semiconductor devices comprising a semiconductor element group for a test. The standards data storage module stores reference data which are output data when the output of all semiconductor devices comprising a semiconductor element group for a test is excellent. The test comparison unit compares test output data of the test output data interface unit with reference date and determines the fault of the semiconductor element group for a test.
摘要翻译： 提供半导体测试装置和测试方法，通过在故障中进行单个半导体器件测试来有效地减少半导体器件的测试时间。 半导体测试装置包括控制信号输入部分（110），控制信号接口单元（120），数据输入部分（130），测试数据接口单元（140），测试输出数据接口单元（150），标准数据存储模块 （160）和测试比较单元（170）。 控制信号输入部生成用于测试的控制信号。 控制信号接口单元授权包括用于测试的半导体元件（180,190）组的半导体器件中的控制信号。 数据输入部分生成测试数据。 测试数据接口单元将测试数据授权给包括用于测试的半导体元件组的半导体器件。 测试输出数据接口单元同时从包括用于测试的半导体元件组的半导体器件同时输出并接收测试输出数据。 当包括用于测试的半导体元件组的所有半导体器件的输出是优异的时，标准数据存储模块存储作为输出数据的参考数据。 测试比较单元将测试输出数据接口单元的测试输出数据与参考日期进行比较，并确定半导体元件组的故障进行测试。
-
公开(公告)号：KR100742291B1
公开(公告)日：2007-07-24
申请号：KR1020050107725
申请日：2005-11-10
申请人： 주식회사 엠피그룹
发明人： 강경석
摘要： 개시된 내용은 전원의 공급으로 양면에서 냉/온기체를 얻는 열전소자를 이용한 메모리모듈 검사용 냉/온기 발생장치에 관한 것이다.
이 장치는, 메모리모듈 검사용 냉/온기 발생장치에 있어서, 컴퓨터에 부착된 모듈이 수용되도록 입구부와 수용공간을 형성하며, 상기 수용공간의 일측에는 배기구와 흡기구가 형성된 칸막이에 의해 구획된 완충챔버를 포함하는 함체; 상기 수용공간의 개폐를 위한 손잡이와 힌지를 포함하는 도어; 그리고 상기 칸막이의 배기구를 통해 냉/온기가 수용공간으로 유동되도록 상기 완충챔버에 설치된 냉/온기체 발생부를 포함하여 구성되되, 상기 냉/온기체 발생부는 완충챔버의 일측에 설치되어 열기 혹은 냉기가 발산되는 열전소자와, 이 열전소자의 일측에 접촉되어 완충챔버 내에 배치된 내부방열판과, 상기 열전소자의 타측에 접촉된 외부방열판을 포함하는 것을 특징으로 하는 메모리 모듈 검사용 냉/온기 발생장치이다.
메모리모듈,검사장치,열전소자.-
公开(公告)号：KR100904747B1
公开(公告)日：2009-06-29
申请号：KR1020080121520
申请日：2008-12-02
申请人： 주식회사 엠피그룹
发明人： 오춘식
CPC分类号： G01R31/2874 , G01R31/2867 , G01R31/2875 , G01R31/2877
摘要： A test apparatus and a heating/cooling method of test device using the same are provided to improve the heating/cooling efficiency by thermally separating test slot and components in a circuit substrate and heating or cooling only a test slot. A test apparatus(100) comprises a mount unit(110), a sealed section(120), hot and cold air feed unit(130), a temperature sensor, and a controller. The mount unit is combined to an area of a circuit substrate which is corresponding to the outer circumference of the test slot. The sealed unit isolates the test slot from outside which is positioned in the outer side of the mount unit. The hot and cold air feed unit supplies the hot or cold air to the sealed section. The temperature sensor senses the inner side temperature of the sealed section. The controller controls hot and cold air feed unit to set the temperature measured by a sensor to be the preset temperature. A plurality of mount rails(111) is located in the height direction so that a plurality of circuit board is piled up to the height direction.
摘要翻译： 提供使用其的测试装置的测试装置和加热/冷却方法，以通过热分离电路基板中的测试槽和部件并仅加热或冷却测试槽来提高加热/冷却效率。 测试装置（100）包括安装单元（110），密封部分（120），冷热空气供给单元（130），温度传感器和控制器。 安装单元组合到与测试槽的外周对应的电路基板的区域。 密封单元将测试槽与位于安装单元外侧的外部隔离。 冷热空气供给单元将热或冷空气供应到密封部分。 温度传感器检测密封部分的内侧温度。 控制器控制冷热空气供给单元，将传感器测得的温度设定为预设温度。 多个安装轨道（111）位于高度方向上，使得多个电路板堆叠到高度方向。
-
公开(公告)号：KR1020090008595A
公开(公告)日：2009-01-22
申请号：KR1020070071660
申请日：2007-07-18
申请人： 주식회사 엠피그룹
发明人： 강경석
IPC分类号： G01R31/3183 , G01R31/26 , H01L21/66
CPC分类号： G01R31/2601 , G01R1/28 , G01R19/1659 , H01L22/30
摘要： A semiconductor test apparatus and a semiconductor device test method using the same are provided to increase the number of IO(Input/Output) terminals of DUT(Device Under Test) more than the number of IO card of a test device by detecting a fault DUT among one or more DUTs according to output voltage of a voltage divider. A semiconductor test device(100) comprises a test signal generator(110), a voltage divider(120) and a data comparing part(130). The test signal generator produces input test data. The test signal generator applies the input test data to one or more DUTs (200a,200b) connected in parallel. The voltage divider distributes a difference of a voltage level of output test data read out from the one or more DUTs. The data comparing part comprises one or more comparators(120a,120b,120c). The comparators have different critical values. The data comparing part detects a fault DUT among one or more DUTs based on comparison between the output voltage level of the voltage divider and a critical value corresponding to reference date.
摘要翻译： 提供半导体测试装置和使用其的半导体器件测试方法，通过检测故障DUT来增加DUT（被测器件）的IO（输入/输出）端子数量超过测试器件的IO卡数量 根据分压器的输出电压在一个或多个DUT中。 半导体测试装置（100）包括测试信号发生器（110），分压器（120）和数据比较部分（130）。 测试信号发生器产生输入测试数据。 测试信号发生器将输入测试数据应用于并联连接的一个或多个DUT（200a，200b）。 分压器分配从一个或多个DUT读出的输出测试数据的电压电平的差。 数据比较部分包括一个或多个比较器（120a，120b，120c）。 比较器具有不同的临界值。 数据比较部分基于分压器的输出电压电平与对应于参考日期的临界值之间的比较来检测一个或多个DUT中的故障DUT。
-
公开(公告)号：KR100825006B1
公开(公告)日：2008-04-24
申请号：KR1020070091972
申请日：2007-09-11
申请人： 주식회사 엠피그룹
发明人： 강경석
IPC分类号： H01L23/12
CPC分类号： H01L25/073 , H01L21/324 , H01L23/481 , H01L23/522 , H01L24/26
摘要： A stack package of semiconductors and a method for packaging the same are provided to couple directly a through-hole array with an electrode array of a semiconductor element by forming a through-hole array at a substrate unit. N semiconductor elements(10,20) includes an electrode array having a plurality of electrodes formed at lower surfaces thereof. A substrate unit(100) is refracted to obtain a stacked structure of n layers parallel to each other. The substrate unit includes n semiconductor placing parts. The semiconductor elements are placed on upper surfaces or bottom surfaces of the semiconductor placing parts. N through-hole arrays are composed of through-holes to be aligned partially to the electrodes of the electrode array. A wiring pattern(140) is formed to connect electrically the electrode arrays of the semiconductor elements to each other.
摘要翻译： 提供半导体的堆叠封装及其封装方法，通过在衬底单元处形成通孔阵列，将通孔阵列与半导体元件的电极阵列直接耦合。 N个半导体元件（10,20）包括在其下表面形成有多个电极的电极阵列。 折射基板单元（100）以获得彼此平行的n个层的堆叠结构。 基板单元包括n个半导体放置部。 将半导体元件放置在半导体放置部件的上表面或下表面上。 N个通孔阵列由与电极阵列的电极部分对准的通孔构成。 形成布线图案（140）以将半导体元件的电极阵列彼此电连接。
-
公开(公告)号：KR100694413B1
公开(公告)日：2007-03-12
申请号：KR1020050029710
申请日：2005-04-09
申请人： 주식회사 엠피그룹
发明人： 강경석
摘要： 본 발명은 메모리 테스트 장치 및 그 테스트 방법에 관한 것으로, 2개 이상의 메모리를 동시에 테스트장치에 병렬 접속시키고, 테스트를 위한 입력신호를 인가시키고, 그 입력신호에 의해 메모리에서 출력되는 출력신호를 기준 신호와 비교하여 장착된 메모리의 불량여부를 신속하게 판단하여 불량시 단수 메모리 테스트를 재실행하고, 양호시 해당 메모리를 패스시킴으로써 메모리 테스트 시간을 효과적으로 절감시킨 메모리 테스트 장치 및 그 테스트 방법을 제공함에 그 목적이 있다.
본 발명은 다수개의 메모리를 신호선을 분기하여 반복적으로 접속시킴으로써 메모리를 장착하는 과정과; 해당 메모리들이 모두 양호할 때의 데이터를 기준데이터로 저장하는 과정과; 메모리로부터 출력되는 테스트 출력데이터를 해당 기준데이터와 비교하는 과정과; 테스트 메모리 전부가 불량인지 어느 한 메모리가 불량인지, 전부가 양호인지를 판단하는 과정으로 이루어짐으로써 메모리의 상태를 신속하게 테스트할 수 있도록 한 것을 특징으로 한다.
본 발명을 적용하면, 다수개의 메모리를 신호선을 분기하여 반복적으로 접속시키고, 해당 메모리들이 모두 양호할 때의 데이터를 기준데이터로 저장함으로써 테스트 출력데이터를 해당 기준데이터와 비교함으로써 메모리의 상태를 신속하게 테스트할 수 있다는 장점이 있다.-
公开(公告)号：KR1020050039827A
公开(公告)日：2005-04-29
申请号：KR1020050029710
申请日：2005-04-09
申请人： 주식회사 엠피그룹
发明人： 강경석
CPC分类号： G11C29/56 , G01R31/2884
摘要： 본 발명은 메모리 테스트 장치 및 그 테스트 방법에 관한 것으로, 2개 이상의 메모리를 동시에 테스트장치에 병렬 접속시키고, 테스트를 위한 입력신호를 인가시키고, 그 입력신호에 의해 메모리에서 출력되는 출력신호를 기준 신호와 비교하여 장착된 메모리의 불량여부를 신속하게 판단하여 불량시 단수 메모리 테스트를 재실행하고, 양호시 해당 메모리를 패스시킴으로써 메모리 테스트 시간을 효과적으로 절감시킨 메모리 테스트 장치 및 그 테스트 방법을 제공함에 그 목적이 있다.
본 발명은 다수개의 메모리를 신호선을 분기하여 반복적으로 접속시킴으로써 메모리를 장착하는 과정과; 해당 메모리들이 모두 양호할 때의 데이터를 기준데이터로 저장하는 과정과; 메모리로부터 출력되는 테스트 출력데이터를 해당 기준데이터와 비교하는 과정과; 테스트 메모리 전부가 불량인지 어느 한 메모리가 불량인지, 전부가 양호인지를 판단하는 과정으로 이루어짐으로써 메모리의 상태를 신속하게 테스트할 수 있도록 한 것을 특징으로 한다.
본 발명을 적용하면, 다수개의 메모리를 신호선을 분기하여 반복적으로 접속시키고, 해당 메모리들이 모두 양호할 때의 데이터를 기준데이터로 저장함으로써 테스트 출력데이터를 해당 기준데이터와 비교함으로써 메모리의 상태를 신속하게 테스트할 수 있다는 장점이 있다.-
公开(公告)号：KR1020030058843A
公开(公告)日：2003-07-07
申请号：KR1020020000068
申请日：2002-01-02
申请人： 주식회사 엠피그룹
发明人： 강경석
IPC分类号： H01L23/12
CPC分类号： H01L2224/32145 , H01L2224/48091 , H01L2224/48227 , H01L2224/48247 , H01L2224/73265 , H01L2924/15311 , H01L2924/181 , H01L2924/00012 , H01L2924/00014 , H01L2924/00
摘要： PURPOSE: A stacked package of semiconductor chips having a different shape is provided to be capable of securing the footprint of a CSP(Chip Scale Package) by improving the structure of the package. CONSTITUTION: A connecting part(3a) includes the first pads(4) formed at the upper portion and at a recess portion of the lower portion, and the second pads(5) formed at a peripheral portion of the lower portion. A stacked package is provided with the connecting part, the first semiconductor chip(10b) having electrodes corresponding to the first pads, attached to the upper surface of the connecting part, and the second semiconductor chip(10a) having a predetermined size capable of being stably loaded in the recess portion of the connecting part, attached to the recess portion.
摘要翻译： 目的：提供具有不同形状的堆叠的半导体芯片封装，以通过改进封装的结构来确保CSP（芯片级封装）的封装。 构成：连接部分（3a）包括形成在下部的上部和凹部的第一焊盘（4）和形成在下部的周边部分的第二焊盘（5）。 堆叠封装设置有连接部分，第一半导体芯片（10b）具有连接到连接部分的上表面的与第一焊盘对应的电极，以及具有预定尺寸的第二半导体芯片（10a） 稳定地装载在连接部的凹部中，安装在凹部。
-
-
-
-
-
-
-
-
搜索结果
22 条记录 (耗时 0.015 秒)
