公开(公告)号：KR1020150138070A

公开(公告)日：2015-12-09

申请号：KR1020150075101

申请日：2015-05-28

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 고에즈카쥬니치 ,  진트유마사미 ,  구로사키다이스케 ,  시마유키노리 ,  오보나이토시미츠

IPC: H01L29/786 ,  G02F1/13 ,  H01L27/32

CPC classification number: H01L27/1225 ,  H01L27/1255 ,  H01L29/78648 ,  H01L29/7869

Abstract: [과제] 산화물반도체를갖는트랜지스터를사용한반도체장치에있어서, 전기특성의변동을억제하는동시에, 신뢰성을향상시킨다. [해결수단] 트랜지스터를갖는반도체장치로서, 트랜지스터는채널영역에산화물반도체막을갖고, 트랜지스터의드레인전류-게이트전압특성에서의, 로그로나타내지는드레인전류의최대기울기의접선과 1×10A의축과의교점의게이트전압을시프트값으로한 경우, 산화물반도체막에대하여, 산화물반도체막의밴드갭이상의에너지로광을조사했을때에, 광조사시의시프트값으로부터광 조사전의시프트값의차분이 -1V 이상 0.5V 이하이다.

Abstract translation: 本发明的目的是抑制电特性的改变，并提高使用包括氧化物半导体的晶体管的半导体器件的可靠性。 在包括晶体管的半导体器件中，晶体管包括沟道区中的氧化物半导体膜，并且在光照射下的偏移值与光照射之间的偏移值之间的变化大于或等于-1V且小于或等于 等于0.5V，其中移位值是在1×10 ^（ - 12）A轴的交点处的晶体管的栅极电压和漏极电流的漏极电流的对数的最快切线， 晶体管的栅极电压特性，以及其中具有大于或等于氧化物半导体膜的带隙的能量的光在氧化物半导体膜上进行发光的情况。

公开(公告)号：KR1020150146409A

公开(公告)日：2015-12-31

申请号：KR1020150084952

申请日：2015-06-16

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 진트유마사미 ,  오보나이토시미츠 ,  고에즈카쥬니치 ,  히라이시스즈노스케

IPC: H01L29/786 ,  H01L21/306

CPC classification number: H01L27/1225 ,  H01L21/385 ,  H01L21/441 ,  H01L21/47573 ,  H01L27/127 ,  H01L29/42384 ,  H01L29/66742 ,  H01L29/66969 ,  H01L29/78606 ,  H01L29/7869

Abstract: 본발명은산화물반도체를가지는트랜지스터를사용한반도체장치에서전기특성의변동을억제함과함께신뢰성을향상시킨다. 트랜지스터를가지는반도체장치로, 트랜지스터는게이트전극, 제 1 절연막, 산화물반도체막, 제 2 절연막, 및한 쌍의전극을가진다. 게이트전극과산화물반도체막은서로중첩되는영역을가진다. 산화물반도체막은제 1 절연막과제 2 절연막사이에위치하며한 쌍의전극과접촉되는영역을가진다. 제 1 절연막은게이트전극과산화물반도체막사이에위치한다. 제 1 절연막및 제 2 절연막중 적어도한쪽은실리콘및 산소를포함하고, 플루오린산을사용하여에칭할때의에칭속도가 8nm/분보다큰 영역을가진다.

Abstract translation: 本发明涉及使用具有氧化物半导体的晶体管的半导体器件，其中电性能的变化被控制，并且可靠性得到改善。 晶体管器件包括栅电极，第一绝缘膜，氧化物半导体膜，第二绝缘膜和一对电极。 栅电极和氧化物半导体膜具有重叠区域。 氧化物半导体膜设置在第一绝缘膜和第二绝缘膜之间，并且具有与一对电极接触的区域。 第一绝缘膜设置在栅电极和氧化物半导体膜之间。 第一绝缘膜和第二绝缘膜的一侧包括硅氧烷和氧，并且具有通过使用氟酸进行蚀刻时的蚀刻速度快于8nm /分钟的区域。

公开(公告)号：KR102124296B1

公开(公告)日：2020-06-18

申请号：KR1020120101392

申请日：2012-09-13

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 야마자키순페이 ,  이소베아츠오 ,  고도히로미치 ,  하타노다케히사 ,  데즈카사치아키 ,  혼도수구루 ,  야마데나오토 ,  고에즈카쥬니치

IPC: H01L29/786 ,  H01L21/336

公开(公告)号：KR1020130030214A

公开(公告)日：2013-03-26

申请号：KR1020120101392

申请日：2012-09-13

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 야마자키순페이 ,  이소베아츠오 ,  고도히로미치 ,  하타노다케히사 ,  데즈카사치아키 ,  혼도수구루 ,  야마데나오토 ,  고에즈카쥬니치

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/41733 ,  H01L29/78618 ,  H01L29/7869 ,  H01L29/78693 ,  H01L27/1225 ,  H01L27/124 ,  H01L29/45

Abstract: PURPOSE: A semiconductor device is provided to improve an electric property by including an oxide semiconductor layer including a low resistance area. CONSTITUTION: An oxide semiconductor layer(409) is located on a first conductive layer and a second conductive layer and is electrically connected to the first conductive layer and the second conductive layer. A first insulation layer is formed on the oxide semiconductor layer. A gate electrode layer(401) is formed on the oxide semiconductor layer by interposing the first insulation layer. A first wiring layer(465a) is located on the first insulation layer and is electrically connected to the oxide semiconductor layer. The first wiring layer overlaps with the first conductive layer. A second wiring layer(465b) is located on the first insulation layer and is electrically connected to the oxide semiconductor layer. The second wiring layer overlaps with the second conductive layer.

Abstract translation: 目的：提供一种半导体器件，通过包括具有低电阻面积的氧化物半导体层来提高电性能。 构成：氧化物半导体层（409）位于第一导电层和第二导电层上，并与第一导电层和第二导电层电连接。 在氧化物半导体层上形成第一绝缘层。 通过插入第一绝缘层，在氧化物半导体层上形成栅电极层（401）。 第一布线层（465a）位于第一绝缘层上并与氧化物半导体层电连接。 第一布线层与第一导电层重叠。 第二布线层（465b）位于第一绝缘层上并与氧化物半导体层电连接。 第二布线层与第二导电层重叠。