-
公开(公告)号:KR1020160040436A
公开(公告)日:2016-04-14
申请号:KR1020150139388
申请日:2015-10-02
申请人: 신에쓰 가가꾸 고교 가부시끼가이샤
发明人: 타치바나,세이이치로 , 타네다,요시노리 , 키쿠치,리에 , 오기하라,츠토무
IPC分类号: C09D183/04 , C09D183/14 , G03F7/11 , H01L21/033 , H01L21/205 , H01L21/306
CPC分类号: G03F7/11 , C08G77/48 , C09D183/10 , G03F7/0752 , H01L21/02126 , H01L21/02211 , H01L21/02216 , H01L21/02282 , H01L21/0332 , H01L21/3081 , H01L21/31111 , H01L21/31144 , H01L21/32139
摘要: [과제]미세패턴에있어서의밀착성이우수하고, 반도체기판이나패터닝공정에서필요한도포형유기막이나탄소를주성분으로하는 CVD막에대하여데미지를주지않는박리액으로용이하게웨트에칭가능한도포형규소함유막형성용조성물을제공한다. [해결수단] 하기일반식(1)로표시되는규산을골격으로하는구조중 1종류이상, 및하기일반식(2)로표시되는규소를골격으로하는구조중 1종류이상을가지며, 또한, 하기일반식(2)로표시되는단위끼리의연결을포함하는것을특징으로하는도포형규소함유막형성용조성물. [화학식 1][화학식 2]
摘要翻译: 本发明旨在提供一种用于形成涂料型含硅膜的组合物,其对微图案显示出优异的粘合性,并且允许容易地用不会在半导体衬底或涂层型有机膜上造成损伤的剥离溶液进行湿蚀刻,或 用于图案化工艺所需的碳基CVD膜。 用于形成涂覆型含硅膜的组合物具有至少一种由式(1)表示的硅酸基结构和至少一种由式(2)表示的硅基结构,并且还包含单元 由式(2)表示。
-
公开(公告)号:KR101694902B1
公开(公告)日:2017-01-10
申请号:KR1020150121648
申请日:2015-08-28
申请人: 신에쓰 가가꾸 고교 가부시끼가이샤
IPC分类号: H01L21/027 , H01L21/033 , H01L21/3065 , H01L21/265 , H01L29/78
CPC分类号: H01L21/02216 , C09D183/04 , H01L21/02126 , H01L21/02282 , H01L21/0332 , H01L21/266 , H01L21/31111 , H01L21/31116 , H01L21/31133 , H01L21/31138 , H01L21/31144
摘要: [과제] 규소함유막을사용한반도체장치기판의제조방법에있어서, 이온주입에사용한마스크를박리액으로용이하고또한기판에데미지를주지않고습식박리할수 있는반도체장치기판의제조방법을제공한다. [해결수단] (1) 기판상에형성한유기하층막상에규소함유량이 1~30질량%인규소함유막을형성하는공정, (2) 규소함유막상에레지스트막을형성하는공정, (3) 레지스트막을노광, 현상하여레지스트패턴을형성하는공정, (4) 레지스트패턴을마스크로하여규소함유막에패턴을전사하는공정, (5) 규소함유막을마스크로하여유기하층막에패턴을전사하고, 규소함유막의일부또는전부를유기하층막상에남기는공정, (6) 유기하층막을마스크로하여기판에이온을주입하는공정, 및 (7) 이온주입의마스크로서사용된규소함유막의일부또는전부가남은유기하층막을박리액으로박리하는공정을포함하는반도체장치기판의제조방법.
摘要翻译: 一种半导体装置基板的制造方法,其特征在于,在形成于基板上的有机底层膜上形成硅含量为1质量%以上且30质量%以下的含硅膜; 在含硅膜上形成抗蚀膜; 通过曝光和显影抗蚀剂膜形成抗蚀剂图案; 使用抗蚀剂图案作为掩模将图案转印到含硅膜; 使用含硅膜作为掩模将图案转印到有机底层膜上,以将部分或全部含硅膜留在有机下层膜上; 使用有机底层膜作为掩模将离子注入基底; 剥离残留有部分或全部含硅膜的离子注入掩模用有机底层膜剥离。
-
公开(公告)号:KR102037091B1
公开(公告)日:2019-10-28
申请号:KR1020150139388
申请日:2015-10-02
申请人: 신에쓰 가가꾸 고교 가부시끼가이샤
发明人: 타치바나,세이이치로 , 타네다,요시노리 , 키쿠치,리에 , 오기하라,츠토무
IPC分类号: C09D183/10 , C09D183/14 , G03F7/11 , G03F7/075 , H01L21/033 , H01L21/205 , H01L21/306 , H01L21/02 , H01L21/308 , H01L21/311 , H01L21/3213
-
公开(公告)号:KR101999384B1
公开(公告)日:2019-07-11
申请号:KR1020150139372
申请日:2015-10-02
申请人: 신에쓰 가가꾸 고교 가부시끼가이샤
发明人: 타치바나,세이이치로 , 타네다,요시노리 , 키쿠치,리에 , 오기하라,츠토무
IPC分类号: G03F7/11 , G03F7/075 , H01L21/033 , H01L21/205
-
公开(公告)号:KR1020160040435A
公开(公告)日:2016-04-14
申请号:KR1020150139372
申请日:2015-10-02
申请人: 신에쓰 가가꾸 고교 가부시끼가이샤
发明人: 타치바나,세이이치로 , 타네다,요시노리 , 키쿠치,리에 , 오기하라,츠토무
IPC分类号: G03F7/11 , G03F7/075 , H01L21/033 , H01L21/205
CPC分类号: C09D185/04 , C08G77/56 , C09D183/06 , C09D183/14 , C09D185/02 , G03F7/0752 , G03F7/11 , H01L21/02129 , H01L21/02211 , H01L21/02216 , H01L21/02282 , H01L21/0332 , H01L21/31111 , H01L21/31144
摘要: [과제] 미세패턴에있어서의밀착성이우수하고, 반도체기판이나패터닝공정에서필요한도포형유기막이나탄소를주성분으로하는 CVD막에대하여데미지를주지않는박리액으로용이하게웨트에칭가능하고, 또한, 드라이에칭후에도박리성을유지할수 있으며, 나아가도포프로세스로형성함으로써파티클의발생을억제할수 있는 BPSG막을형성하기위한도포형 BPSG막형성용조성물을제공한다. [해결수단] 하기일반식(1)로표시되는규산을골격으로하는구조중 1종류이상, 하기일반식(2)로표시되는인산을골격으로하는구조중 1종류이상, 하기일반식(3)으로표시되는붕산을골격으로하는구조중 1종류이상, 및하기일반식(4)로표시되는규소를골격으로하는구조중 1종류이상을가지며, 또한, 하기일반식(4)로표시되는단위끼리의연결을포함하는도포형 BPSG막형성용조성물. [화학식 1][화학식 2][화학식 3][화학식 4]
摘要翻译: 提供一种用于形成铺展型硼磷硅酸盐玻璃膜的组合物,其在形成微图案时表现出优异的粘附性。 该组合物包括:至少一种具有由通式1表示的硅酸骨架的结构; 至少一种具有由通式2表示的磷酸骨架的结构; 至少一种具有由通式3表示的硼酸骨架的结构; 以及具有由通式4表示的硅骨架的至少一种结构。本发明的组合物还包括由通式4表示的单元之间的键。
-
公开(公告)号:KR1020160026782A
公开(公告)日:2016-03-09
申请号:KR1020150121648
申请日:2015-08-28
申请人: 신에쓰 가가꾸 고교 가부시끼가이샤
IPC分类号: H01L21/027 , H01L21/033 , H01L21/3065 , H01L21/265 , H01L29/78
CPC分类号: H01L21/02216 , C09D183/04 , H01L21/02126 , H01L21/02282 , H01L21/0332 , H01L21/266 , H01L21/31111 , H01L21/31116 , H01L21/31133 , H01L21/31138 , H01L21/31144
摘要: [과제] 규소함유막을사용한반도체장치기판의제조방법에있어서, 이온주입에사용한마스크를박리액으로용이하고또한기판에데미지를주지않고습식박리할수 있는반도체장치기판의제조방법을제공한다. [해결수단] (1) 기판상에형성한유기하층막상에규소함유량이 1~30질량%인규소함유막을형성하는공정, (2) 규소함유막상에레지스트막을형성하는공정, (3) 레지스트막을노광, 현상하여레지스트패턴을형성하는공정, (4) 레지스트패턴을마스크로하여규소함유막에패턴을전사하는공정, (5) 규소함유막을마스크로하여유기하층막에패턴을전사하고, 규소함유막의일부또는전부를유기하층막상에남기는공정, (6) 유기하층막을마스크로하여기판에이온을주입하는공정, 및 (7) 이온주입의마스크로서사용된규소함유막의일부또는전부가남은유기하층막을박리액으로박리하는공정을포함하는반도체장치기판의제조방법.
摘要翻译: 在使用含硅膜制造半导体器件基板的方法中,提供了一种用于制造半导体器件基板的方法,其可以容易地在用分离层离子注入的掩模上进行湿分层而不损坏基板。 制造半导体器件基板的方法包括以下工序:(1)在基板上形成的有机下膜上形成硅含量为1-30质量%的含硅膜; (2)在含硅膜上形成抗蚀剂膜; (3)通过曝光和显影抗蚀剂膜形成抗蚀剂图案; (4)通过使用抗蚀剂图案作为掩模将图案转印到含硅膜上; (5)通过使用含硅膜作为掩模将图案转印到有机下膜上,并将一部分或全部含硅膜留在有机下膜上; (6)使用有机下膜作为掩模将离子注入基板; 和(7)将作为离子注入掩模的部分或全部含硅膜残留的有机下膜分层。
-
-
-
-
-