반도체 제조를 위한 향상된 유전체 필름
    1.
    发明公开
    반도체 제조를 위한 향상된 유전체 필름 审中-公开
    一种改进的用于半导体制造的介电薄膜

    公开(公告)号:KR20180036549A

    公开(公告)日:2018-04-09

    申请号:KR20170121968

    申请日:2017-09-21

    Abstract: 반도체제조방법이개시된다. 방법은제1 금속또는제1 금속의산화물이노출되는제1 표면을가진디바이스를수용하는단계를포함한다. 방법은, 유전체필름이, 유전체필름의제2 부분보다유전체필름의제1 부분에서더 높은농도의 N 및 C를갖도록, 제1 표면위에 Si, N, C, 및 O를가진유전체필름을성막하는단계를더 포함한다. 유전체필름의제1 부분은제1 표면근처에있고, 유전체필름의제2 부분은제1 부분보다제1 표면으로부터더 멀리위치하고있다. 방법은유전체필름위에도전성피처를형성하는단계를더 포함한다. 유전체필름은제1 금속또는제1 금속의산화물로부터도전성피처를전기적으로절연시킨다.

    Abstract translation: 公开了一种用于半导体制造的方法。 该方法包括接收具有第一表面的器件,第一金属或第一金属的氧化物通过该第一表面暴露。 该方法进一步包括在第一表面上沉积具有Si,N,C和O的电介质膜,使得电介质膜在电介质膜的第一部分中靠近第一表面的N和C浓度高于第二表面 电介质膜的一部分比第一部分更远离第一表面。 该方法进一步包括在电介质膜上形成导电部件。 介电膜使导电部件与第一金属或第一金属的氧化物电绝缘。

    BEOL(Back End of Line) 인터커넥트를 위한 상향식 가교 결합을 사용하는 유전체에 의한 이미지 톤 반전
    3.
    发明公开
    BEOL(Back End of Line) 인터커넥트를 위한 상향식 가교 결합을 사용하는 유전체에 의한 이미지 톤 반전 审中-公开
    背景线(BEOL)互连采用自底向上交联的电介质使图像色调反转

    公开(公告)号:KR20180019079A

    公开(公告)日:2018-02-23

    申请号:KR20177033500

    申请日:2015-06-22

    Applicant: INTEL CORP

    Abstract: BEOL(back end of line) 인터커넥트를위해상향식가교결합을사용하는유전체에의한이미지톤 반전이설명된다. 예에서, 금속화층을포함하는반도체구조체는기판위의층간유전체(ILD) 층에복수의트렌치를포함한다. 전촉매층은복수의트렌치중 하나이상(전부는아님)의트렌치의측벽들상에있다. 유전체재료의가교결합부분들은복수의트렌치중 하나이상의트렌치에서전촉매층에근접하여있다. 전도성구조체들은트렌치들의나머지것들에있다.

    Abstract translation: 描述了通过使用自下而上的交叉链接进行后端线路(BEOL)互连的电介质图像音调反转。 在该实例中,包括金属化层的半导体结构包括在层间介电(ILD)层的衬底上的多个沟槽的。 催化剂层是在沟槽的侧壁之前(而不是所有都是)的一个或多个所述多个沟槽中的。 介电材料的交联的部分在靠近前催化剂层中的多个沟槽中的至少一个沟槽。 导电结构在沟槽的其余部分。

    할라이도실란 화합물 및 조성물 및 이를 사용하여 규소-함유 막을 증착시키기 위한 공정
    4.
    发明公开
    할라이도실란 화합물 및 조성물 및 이를 사용하여 규소-함유 막을 증착시키기 위한 공정 审中-公开
    Halaidosilane化合物以及在其上沉积含硅膜的组合物和方法

    公开(公告)号:KR20180018726A

    公开(公告)日:2018-02-21

    申请号:KR20187001211

    申请日:2016-06-14

    Abstract: 할라이도실란화합물, 할라이도실란화합물을합성하기위한공정, 할라이도실란전구체를포함하는조성물, 및할라이도실란전구체를사용하여규소-함유막(예를들어, 실리콘, 비정질실리콘, 실리콘옥사이드, 실리콘니트라이드, 실리콘카바이드, 실리콘옥시니트라이드, 실리콘카보니트라이드, 도핑된실리콘막, 및금속-도핑된실리콘니트라이드막)을증착시키기위한공정이본원에기재된다. 본원에기재된할라이도실란전구체화합물의예는모노클로로디실란(MCDS), 모노브로모디실란(MBDS), 모노아이오도디실란(MIDS), 모노클로로트리실란(MCTS), 및모노브로모트리실란(MBTS), 모노아이오도트리실란(MITS)을포함하지만, 이로제한되지않는다. 또한, 약 500℃이하의하나이상의증착온도에서규소함유막, 예컨대, 제한없이, 실리콘, 비정질실리콘, 실리콘옥사이드, 실리콘니트라이드, 실리콘카바이드, 실리콘옥시니트라이드, 실리콘카보니트라이드, 도핑된실리콘막, 및금속-도핑된실리콘니트라이드막을증착시키기위한방법이본원에기재된다.

    Abstract translation: 哈拉伊多硅烷化合物,哈拉伊多硅烷处理,哈拉伊组合物包含前体,以及使用硅的前体用于合成含化合物的层,以rayido硅烷(例如,硅,非晶硅,氧化硅,氧 氮化物,碳化硅,氧氮化硅,碳氮化硅,掺杂的硅膜,和金属 - 用于沉积掺杂的硅氮化物膜的方法)在本文中描述。 到在本文中描述的前体rayido化合物的实例是一氯苯乙硅烷(MCDS),单溴修改硅烷(MBDS),单碘乙硅烷(MIDS),一氯苯丙硅烷(MCTS),和单溴三硅烷 (MBTS),单碘三硅烷(MITS),但不限于此。 硅,非晶硅,氧化硅,氮化硅,碳化硅,氮氧化硅,碳氮化硅,掺杂硅膜, 并且在此描述用于沉积金属掺杂氮化硅膜的方法。

    트렌치들의 측벽들 또는 평탄 표면들 상에 선택적으로 실리콘 질화물 막을 형성하는 방법
    10.
    发明公开
    트렌치들의 측벽들 또는 평탄 표면들 상에 선택적으로 실리콘 질화물 막을 형성하는 방법 审中-实审
    在沟槽的侧壁或平坦表面上选择性地形成氮化硅膜的方法

    公开(公告)号:KR1020170098189A

    公开(公告)日:2017-08-29

    申请号:KR1020170021875

    申请日:2017-02-17

    Abstract: 트렌치에층 구조를제조하는방법은, 상부표면, 그리고상기트렌치의바닥표면및 측벽들상에 Si-N 결합을함유하는유전체막을동시에형성하는단계로서, 상기상부표면및 상기바닥표면상에형성된상기막의상부/바닥부분과상기측벽들상에형성된상기막의측벽부분은상기기판이두 개의전극들에평행하게위치하는상기두 개의전극들사이에전압을인가함으로써여기되는플라즈마의충돌에의해상이한화학저항성특성들이주어지며, 상기단계; 및상기상이한화학저항성특성들에따라서상기유전체막의상기상부/바닥부분과상기유전체막의상기측벽부분중의하나를다른것보다더 우세하게제거하는습식식각에의해상기유전체막의상기상부/바닥부분및 상기측벽부분중의어느하나를그러나양쪽모두는아니게실질적으로제거하는단계를포함한다.

    Abstract translation: 一种制造沟槽结构的方法,包括:在所述沟槽的底部和侧壁上同时形成顶部表面和含有Si-N键的介电膜,所述顶部表面和所述底部表面 由于激发等离子体通过在两个电极之间施加电压而发生碰撞,膜的顶部/底部和形成在侧壁上的膜的侧壁部分可以具有不同的耐化学性, 其特点在于; 和在顶/底部的电介质膜和在所述侧壁的一个或多个主要去除所述介电膜,所述电介质膜通过湿蚀刻,其中顶/底部,并根据不同的耐化学作用特性的侧壁比其他部分的 并且/或者可以使用任何其他方法。

Patent Agency Ranking