수직 터널링 전계효과 트랜지스터 및 이의 제조방법
    1.
    发明授权
    수직 터널링 전계효과 트랜지스터 및 이의 제조방법 有权
    垂直隧穿场效应晶体管及其制造方法

    公开(公告)号:KR101834660B1

    公开(公告)日:2018-03-06

    申请号:KR1020160106351

    申请日:2016-08-22

    摘要: 수직터널링전계효과트랜지스터및 이의제조방법이제공된다. 구체적으로, 수직터널링전계효과트랜지스터는, 기판상에배치되고상부로연장되는돌출부를가지며돌출부를포함하는전체영역에서균일한농도로도핑된소스층과, 소스층상에서소스층의돌출부를커버하고소스층의나머지부분을노출시키는채널패턴과, 채널패턴상에서채널패턴에중첩하고농도구배를갖도록도핑된드레인패턴과, 소스층, 채널패턴및 드레인패턴을커버하는게이트절연막과, 게이트절연막상에서채널패턴의주위로배치되는게이트전극을포함한다.

    摘要翻译: 提供了垂直隧穿场效应晶体管及其制造方法。 具体而言,垂直隧穿场效应晶体管包括:在整个区域中掺杂有均匀浓度的源极层,源极层在源极层上具有在衬底上延伸并包括突起的突起; 覆盖所述源极层,所述沟道图案和所述漏极图案的栅极绝缘膜;与所述栅极绝缘膜上的所述沟道图案重叠的栅极绝缘膜; 如图所示。

    하프니아 계열 강유전체를 포함하는 반도체 소자, 및 그 제조 방법
    2.
    发明公开
    하프니아 계열 강유전체를 포함하는 반도체 소자, 및 그 제조 방법 审中-公开
    包含HAFNIA系列铁电体的半导体器件及器件的制造方法

    公开(公告)号:KR20180013091A

    公开(公告)日:2018-02-07

    申请号:KR20160096242

    申请日:2016-07-28

    摘要: 하프니아계열강유전체를포함하는반도체소자, 및그 제조방법이개시된다. 반도체소자는, 하프니아계열의강유전체층을포함하는반도체소자로서, 강유전체층은미리설정된기준기압보다높은기압에서열처리가수행된다. 하프니아계열의강유전체층을미리설정된기준압력보다높은압력에서열처리를수행하여반도체소자에적용함으로써, 강유전체층이낮은온도에서의열처리에도우수한특성을유지할수 있게된다.

    摘要翻译: 公开了一种包含基于二氧化铪的铁电体的半导体器件及其制造方法。 半导体器件是包括基于二氧化铪的铁电层的半导体器件,其中铁电层在大于预定大气压的大气压下经受热处理。 在高于预定参考压力的压力下进行热处理并施加到半导体器件上的二氧化铪基铁电体层即使在低温下进行热处理时也可以保持优异的特性。

    상이한 패턴 밀도들을 갖는 반도체 디바이스를 위한 동일한 게이트 높이 제어 방법
    3.
    发明授权
    상이한 패턴 밀도들을 갖는 반도체 디바이스를 위한 동일한 게이트 높이 제어 방법 有权
    具有不同图案透镜的半导体器件的均匀栅高度控制方法

    公开(公告)号:KR101678747B1

    公开(公告)日:2016-12-06

    申请号:KR1020140195532

    申请日:2014-12-31

    IPC分类号: H01L29/66 H01L29/49

    摘要: 반도체집적회로(integrated circuit; IC)의상이한영역들에서상이한패턴밀도들에관계없이실질적으로동일한게이트높이들을갖는 IC를형성하는방법은, 상기 IC의제1 영역에서제1 패턴밀도를갖고상기 IC의제2 영역에서제2 패턴밀도를갖는기판을제공하는단계, 상기기판위에제1 폴리실리콘층을형성하는단계로서, 상기제1 폴리실리콘층은평평하지않은윗면을갖는것인, 상기제1 폴리실리콘층을형성하는단계, 상기제1 폴리실리콘층 위에정지(stop) 층을형성하는단계로서, 상기정지층을처리하여상기제1 폴리실리콘층에대한상기정지층의에칭선택성을변화시키도록하는것인, 상기정지층을형성하는단계, 상기정지층 위에제2 폴리실리콘층을형성하는단계, 및상기제2 폴리실리콘층, 상기정지층, 및상기제1 폴리실리콘층의맨 윗부분을제거하는단계로서, 상기제1 폴리실리콘층의남아있는부분은평평한윗면을갖는것인, 상기제거하는단계를포함한다.

    摘要翻译: 形成具有基本相同的栅极高度的半导体集成电路(IC)的方法,无论IC的不同区域中的不同图案密度如何,都包括在IC的第一区域中提供具有第一图案密度的衬底,并且在IC的第一区域中提供第二图案密度 所述IC的第二区域在所述衬底上形成第一多晶硅层,所述第一多晶硅层具有不均匀的上表面,在所述第一多晶硅层上形成停止层,处理所述停止层以相对于所述第一多晶硅改变其蚀刻选择性 在停止层上形成第二多晶硅层,去除第二多晶硅层,停止层和第一多晶硅层的顶部,第一多晶硅层的剩余部分具有平坦的上表面。

    다원화된 측벽 산화막 구조를 갖는 반도체 장치 및 그 제조 방법
    4.
    发明公开
    다원화된 측벽 산화막 구조를 갖는 반도체 장치 및 그 제조 방법 审中-实审
    具有多壁氧化物的半导体装置及其制造方法

    公开(公告)号:KR1020150044645A

    公开(公告)日:2015-04-27

    申请号:KR1020130123944

    申请日:2013-10-17

    发明人: 권세인

    IPC分类号: H01L21/31 H01L21/316

    摘要: 본기술은활성영역의측벽위치에따라측벽산화막의두께를달리하여게이트에의한교란(disturbance) 문제를개선할수 있는반도체장치및 그제조방법에관한것이다. 본기술에따른반도체장치는활성영역을정의하는소자분리막, 상기활성영역의제 1 축방향을따라위치하는제 1 측벽상에형성되며제 1 두께를갖는제 1 측벽산화막및 상기활성영역의제 2 축방향을따라배치된제 2 측벽상에위치하며상기제 1 두께와다른제 2 두께를갖는제 2 측벽산화막을포함한다.

    摘要翻译: 本技术涉及能够通过根据活性区域的侧壁的位置不同地形成侧壁氧化物层的厚度来防止由于栅极引起的干扰的半导体器件及其制造方法。 根据本技术的半导体器件包括限定有源区的器件隔离层,第一侧壁氧化物层,其形成在位于有源区的第一轴线方向上的第一侧壁上,并具有第一厚度,第二侧氧化物层 侧壁氧化物层,其位于沿着有源区域的第二轴线方向布置的第二侧壁上,并且具有不同于第一厚度的第二厚度。

    평형전 탄도성 전하 캐리어 굴절을 이용한 고체 상태 발전기를 포함하는 장치 및 이의 제조 방법
    5.
    发明授权
    평형전 탄도성 전하 캐리어 굴절을 이용한 고체 상태 발전기를 포함하는 장치 및 이의 제조 방법 有权
    包含用于使用平衡式电荷充电载体折射的固态电力发生器的装置及其制造方法

    公开(公告)号:KR101461839B1

    公开(公告)日:2014-11-13

    申请号:KR1020137009064

    申请日:2007-12-27

    IPC分类号: H01L29/06 H01L35/00 H01L21/00

    CPC分类号: H01L29/66

    摘要: 하나 이상의 고체 상태 전기 발전기를 제조하는 것을 포함하는 평형전(pre-equilibrium) 탄도성 전하 캐리어 굴절 방법을 이용한 방법 및 시스템. 고체 상태 발전기는 하나 이상의 화학적으로 에너지화되는 고체 상태 발전기 및 열이온 고체 상태 발전기를 포함한다. 제1 전하 캐리어 유효 질량을 갖는 제1 재료는 고체 상태 접합내에서 사용된다. 제1 전하 캐리어 유효 질량을 초과하는 제2 전하 캐리어 유효 질량을 갖는 제2 재료는 고체 상태 접합으로 사용된다. 제2 유효 질량과 제1 유효 질량간 전하 캐리어 유효 질량비는 2 이상이다.

    반도체 소자
    8.
    发明授权
    반도체 소자 有权
    半导体器件

    公开(公告)号:KR101835231B1

    公开(公告)日:2018-03-08

    申请号:KR1020160123410

    申请日:2016-09-26

    摘要: 본발명은반도체소자를제공한다. 이반도체소자는제1 도전형의제1 도전영역, 제2 도전형의제2 도전영역, 상기제1 도전영역과상기제2 도전영역사이에배치된진성영역, 및상기진성영역과상기제2 도전영역사이에배치된제1 도전형의장벽영역을포함하는반도체컬럼; 상기진성영역을감싸도록배치된게이트전극; 및상기게이트전극과상기진성영역사이에배치된게이트절연막을포함한다. 상기게이트에인가되는게이트전압과상기드레인에인가되는드레인전압에따라스위치또는휘발성메모리로동작한다.

    摘要翻译: 本发明提供了一种半导体器件。 离子导体元件包括第一导电类型的第一导电区域,第二导电类型的第二导电区域,设置在第一导电区域和第二导电区域之间的本征区域, 半导体柱,包括设置在所述导电区之间的第一导电类型的势垒区; 栅电极,被布置为围绕本征区; 并且栅极绝缘膜设置在栅极电极和本征区域之间。 并根据施加到栅极的栅极电压和施加到漏极的漏极电压作为开关或易失性存储器进行操作。

    표시 장치 및 전자 기기
    10.
    发明公开
    표시 장치 및 전자 기기 审中-实审
    显示器和电子设备

    公开(公告)号:KR1020150122166A

    公开(公告)日:2015-10-30

    申请号:KR1020157024427

    申请日:2014-02-20

    摘要: 본발명은, 표시장치가화소전극및 트랜지스터(131_1)를포함하는화소부(102)와, 제 1 영역및 제 2 영역을포함하는구동회로부(104)를포함한다. 제 1 영역은제 1 배선(304c) 및제 2 배선(310d)을포함한다. 제 2 영역은제 3 배선(304d) 및제 4 배선(310e)을포함한다. 제 1 배선(304c) 및제 3 배선(304d)은트랜지스터(131_1)의게이트전극(304e)과같은층에제공된다. 제 2 배선(310d) 및제 4 배선(310e)은트랜지스터(131_1)의소스전극및 드레인전극(310f 및 310g)과같은층에제공된다. 제 2 영역에서의제 3 배선(304d)과제 4 배선(310e) 사이의거리는제 1 영역에서의제 1 배선(304c)과제 2 배선(310d) 사이의거리보다크다.

    摘要翻译: 在本发明中,显示装置包括包含像素电极和晶体管131_1的像素部分102以及包括第一区域和第二区域的驱动电路部分104。 第一区域包括第一布线304c和第二布线310d。 而第二区域包括第三布线304d和第四布线310e。 第一布线304c和第三布线304d设置在与晶体管131_1的栅电极304e相同的层中。 第二布线310d和第四布线310e设置在与晶体管131_1的源电极和漏电极310f和310g相同的层中。 第二区域中的第三布线304d和第四布线310e之间的距离大于第一区域中的第一布线304c和第二布线310d之间的距离。