公开(公告)号：TW202005036A

公开(公告)日：2020-01-16

申请号：TW108113424

申请日：2019-04-17

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.

Inventor： 鄭光茗 ,  THEI, KONG-BENG ,  楊敦年 ,  YAUNG, DUN-NIAN ,  范富傑 ,  FAN, FU-JIER ,  林杏芝 ,  LIN, HSING-CHIH ,  段孝勤 ,  TUAN, HSIAO-CHIN ,  劉人誠 ,  LIU, JEN-CHENG ,  卡利尼克斯 亞歷山大 ,  KALNITSKY, ALEXANDER ,  陳奕升 ,  CHEN, YI-SHENG

IPC: H01L23/528 ,  H01L21/768

Abstract: 本揭露提供一種三維(3D)積體電路(IC)。在一些實施例中，一第一IC晶粒包括在一第一半導體基板上方之一第一接合結構及一第一互連結構。一第二IC晶粒放置於該第一IC晶粒上方且包括在一第二半導體基板上方之一第二接合結構及一第二互連結構。一密封環結構係在該第一IC晶粒及該第二IC晶粒中且自該第一半導體基板延伸至該第二半導體基板。複數個矽直通穿孔(TSV)耦合結構係沿著該密封環結構之一內周邊配置於該3D IC之周邊區域中。該複數個TSV耦合結構分別包括放置於該第二半導體基板中且透過TSV佈線層及導線間穿孔之一堆疊電耦合至該3D IC之一矽直通穿孔(TSV)。

Abstract in simplified Chinese: 本揭露提供一种三维(3D)集成电路(IC)。在一些实施例中，一第一IC晶粒包括在一第一半导体基板上方之一第一接合结构及一第一互链接构。一第二IC晶粒放置于该第一IC晶粒上方且包括在一第二半导体基板上方之一第二接合结构及一第二互链接构。一密封环结构系在该第一IC晶粒及该第二IC晶粒中且自该第一半导体基板延伸至该第二半导体基板。复数个硅直通穿孔(TSV)耦合结构系沿着该密封环结构之一内周边配置于该3D IC之周边区域中。该复数个TSV耦合结构分别包括放置于该第二半导体基板中且透过TSV布线层及导线间穿孔之一堆栈电耦合至该3D IC之一硅直通穿孔(TSV)。

公开(公告)号：TW201947772A

公开(公告)日：2019-12-16

申请号：TW107136779

申请日：2018-10-18

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.

Inventor： 江宏禮 ,  CHIANG, HUNG-LI ,  陳奕升 ,  CHEN, I-SHENG ,  陳自強 ,  CHEN, TZU-CHIANG

IPC: H01L29/78

Abstract: 本揭露提供一種混合半導體電晶體結構，其包含：一基板；一第一電晶體，其在該基板上，該第一電晶體之一通道包含一鰭片且具有一第一通道高度；一第二電晶體，其相鄰於該第一電晶體，該第二電晶體之一通道包含一奈米線；及一離距，其橫向隔開該鰭片與該奈米線。該第一通道高度大於該離距。本揭露亦提供一種用於製造該混合半導體電晶體結構之方法。

Abstract in simplified Chinese: 本揭露提供一种混合半导体晶体管结构，其包含：一基板；一第一晶体管，其在该基板上，该第一晶体管之一信道包含一鳍片且具有一第一信道高度；一第二晶体管，其相邻于该第一晶体管，该第二晶体管之一信道包含一奈米线；及一离距，其横向隔开该鳍片与该奈米线。该第一信道高度大于该离距。本揭露亦提供一种用于制造该混合半导体晶体管结构之方法。

公开(公告)号：TW202018824A

公开(公告)日：2020-05-16

申请号：TW108129010

申请日：2019-08-14

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.

Inventor： 李宜靜 ,  LEE, YI-JING ,  鄭雅云 ,  CHENG, YA-YUN ,  林浩宇 ,  LIN, HAU-YU ,  陳奕升 ,  CHEN, I-SHENG ,  許家銘 ,  HSU, CHIA-MING ,  柯誌欣 ,  KO, CHIH-HSIN ,  萬 幸仁 ,  WANN, CLEMENT HSINGJEN

IPC: H01L21/335 ,  H01L21/31 ,  H01L21/283

Abstract: 本揭露提供一種形成一半導體結構之方法，其包含：提供一基板；在該基板中形成一第一對源極/汲極區；在該基板上方放置一層間介電質層，該層間介電質層具有介於該第一對源極/汲極區之間之一第一溝槽；在該第一溝槽中沉積一介電質層；在該介電質層上方沉積一障壁層；自該第一溝槽移除該障壁層以曝光該介電質層；在該第一溝槽中之該介電質層上方沉積一功函數層；及在該第一溝槽中之該功函數層上方沉積一導電層。

Abstract in simplified Chinese: 本揭露提供一种形成一半导体结构之方法，其包含：提供一基板；在该基板中形成一第一对源极/汲极区；在该基板上方放置一层间介电质层，该层间介电质层具有介于该第一对源极/汲极区之间之一第一沟槽；在该第一沟槽中沉积一介电质层；在该介电质层上方沉积一障壁层；自该第一沟槽移除该障壁层以曝光该介电质层；在该第一沟槽中之该介电质层上方沉积一功函数层；及在该第一沟槽中之该功函数层上方沉积一导电层。

公开(公告)号：TW201947668A

公开(公告)日：2019-12-16

申请号：TW107132508

申请日：2018-09-14

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.

Inventor： 鄭兆欽 ,  CHENG, CHAO-CHING ,  陳奕升 ,  CHEN, I-SHENG ,  陳自強 ,  CHEN, TZU-CHIANG ,  黃士軒 ,  HUANG, SHIH-SYUAN ,  江宏禮 ,  CHIANG, HUNG-LI

IPC: H01L21/336

Abstract: 本揭露揭示一種多閘極半導體結構，其包含複數個奈米線、放置在該複數個奈米線上方之一閘極結構及在該複數個奈米線之各者之兩端處之源極/汲極結構。該等源極/汲極結構包含一導體，且該導體之一底面低於該複數個奈米線。

Abstract in simplified Chinese: 本揭露揭示一种多闸极半导体结构，其包含复数个奈米线、放置在该复数个奈米在线方之一闸极结构及在该复数个奈米线之各者之两端处之源极/汲极结构。该等源极/汲极结构包含一导体，且该导体之一底面低于该复数个奈米线。

公开(公告)号：TW201729427A

公开(公告)日：2017-08-16

申请号：TW106103361

申请日：2017-01-26

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.

Inventor： 陳奕升 ,  CHEN, YI-SHENG ,  鄭光茗 ,  THEI, KONG-BENG ,  范富傑 ,  FAN, FU-JIER ,  高榮輝 ,  KAO, JUNG-HUI ,  陳奕寰 ,  CHEN, YI-HUAN ,  林國樹 ,  LIN, KAU-CHU

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L27/088 ,  H01L21/823475 ,  H01L23/528

Abstract: 一種半導體裝置，其包括一電晶體。該電晶體包括一主動區，在一基板中；一圖案化導電層，係一互連層的一部份，該互連層係用於路由；以及一絕緣層，延伸在該基板上方且用以將該主動區與該圖案化導電層絕緣。該圖案化導電層以及該絕緣層係作該電晶體的一閘極。

Abstract in simplified Chinese: 一种半导体设备，其包括一晶体管。该晶体管包括一主动区，在一基板中；一图案化导电层，系一互连层的一部份，该互连层系用于路由；以及一绝缘层，延伸在该基板上方且用以将该主动区与该图案化导电层绝缘。该图案化导电层以及该绝缘层系作该晶体管的一闸极。