邏輯電路及半導體裝置
    22.
    发明专利
    邏輯電路及半導體裝置 审中-公开
    逻辑电路及半导体设备

    公开(公告)号:TW201921328A

    公开(公告)日:2019-06-01

    申请号:TW107145967

    申请日:2010-10-13

    IPC分类号: G09G3/20 H01L29/786

    摘要: 降低電晶體的漏電流,使得邏輯電路的故障可受抑制。該邏輯電路包括電晶體,其包括氧化物半導體層,該氧化物半導體層具有通道形成層之功能且在其中截止電流為每微米通道寬度1×10-13A。將作為輸入訊號之第一訊號、第二訊號、以及係時脈訊號的第三訊號輸入。將作為輸出訊號之彼等的電壓狀態係依據已輸入之該等第一至第三訊號設定的第四及第五訊號輸出。

    简体摘要: 降低晶体管的漏电流,使得逻辑电路的故障可受抑制。该逻辑电路包括晶体管,其包括氧化物半导体层,该氧化物半导体层具有信道形成层之功能且在其中截止电流为每微米信道宽度1×10-13A。将作为输入信号之第一信号、第二信号、以及系时脉信号的第三信号输入。将作为输出信号之彼等的电压状态系依据已输入之该等第一至第三信号设置的第四及第五信号输出。

    邏輯電路及半導體裝置
    23.
    发明专利
    邏輯電路及半導體裝置 审中-公开
    逻辑电路及半导体设备

    公开(公告)号:TW201818385A

    公开(公告)日:2018-05-16

    申请号:TW107102090

    申请日:2010-10-13

    IPC分类号: G09G3/20 H01L29/786

    摘要: 降低電晶體的漏電流,使得邏輯電路的故障可受抑制。該邏輯電路包括電晶體,其包括氧化物半導體層,該氧化物半導體層具有通道形成層之功能且在其中截止電流為每微米通道寬度1×10-13A。將作為輸入訊號之第一訊號、第二訊號、以及係時脈訊號的第三訊號輸入。將作為輸出訊號之彼等的電壓狀態係依據已輸入之該等第一至第三訊號設定的第四及第五訊號輸出。

    简体摘要: 降低晶体管的漏电流,使得逻辑电路的故障可受抑制。该逻辑电路包括晶体管,其包括氧化物半导体层,该氧化物半导体层具有信道形成层之功能且在其中截止电流为每微米信道宽度1×10-13A。将作为输入信号之第一信号、第二信号、以及系时脉信号的第三信号输入。将作为输出信号之彼等的电压状态系依据已输入之该等第一至第三信号设置的第四及第五信号输出。

    半導體裝置及其製造方法
    25.
    发明专利
    半導體裝置及其製造方法 审中-公开
    半导体设备及其制造方法

    公开(公告)号:TW202027173A

    公开(公告)日:2020-07-16

    申请号:TW109102972

    申请日:2010-10-26

    摘要: 本發明之一實施例之目的在製造一種具有高顯示品質與高可靠性之半導體裝置,其包括設於一基板上之一像素部分及一可高速操作之驅動器電路部分,該像素部分及該驅動器電路部分使用具良好電氣特性與高可靠性之電晶體作為切換元件。二個類型之電晶體形成於一驅動器電路部分及一像素部分中,其各使用一包括一結晶區設於一表面側上之氧化物半導體層以作為一主動層。電晶體之電氣特性可以藉由選擇閘極層之位置而選定,該位置決定通道之位置。因此,一包括一可高速操作之驅動器電路部分及一像素部分設於一基板上之半導體裝置即可製成。

    简体摘要: 本发明之一实施例之目的在制造一种具有高显示品质与高可靠性之半导体设备,其包括设于一基板上之一像素部分及一可高速操作之驱动器电路部分,该像素部分及该驱动器电路部分使用具良好电气特性与高可靠性之晶体管作为切换组件。二个类型之晶体管形成于一驱动器电路部分及一像素部分中,其各使用一包括一结晶区设于一表面侧上之氧化物半导体层以作为一主动层。晶体管之电气特性可以借由选择闸极层之位置而选定,该位置决定信道之位置。因此,一包括一可高速操作之驱动器电路部分及一像素部分设于一基板上之半导体设备即可制成。