公开(公告)号：TW201729424A

公开(公告)日：2017-08-16

申请号：TW105138280

申请日：2016-11-22

Applicant: 英特爾股份有限公司 ,  INTEL CORPORATION

Inventor： 張旭佑 ,  CHANG, HSU YU ,  迪亞斯 奈維爾 ,  DIAS, NEVILLE ,  賀菲斯 瓦力德 ,  HAFEZ, WALID M. ,  簡 嘉弘 ,  JAN, CHIA-HONG ,  歐賴克法 羅曼 ,  OLAC-VAW, ROMAN W. ,  李呈光 ,  LEE, CHEN GUAN

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/265

CPC classification number: H01L29/1054 ,  H01L21/26506 ,  H01L21/26586 ,  H01L29/161 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/66659 ,  H01L29/7848

Abstract: 本發明的實施方式係關於雙臨界電壓(VT)通道裝置及它們的製造方法。於一例子，一種半導體裝置，包含設置在基板上的閘極堆疊，基板具有第一晶格常數。源極區及汲極區形成在閘極電極的相對側上。通道區設置在閘極堆疊之下且在源極區及汲極區之間。源極區設置於具有第一深度的第一凹陷中且汲極區設置於具有第二深度的第二凹陷中。第一凹陷深於第二凹陷。具有與第一晶格常數不同的第二晶格常數的半導體材料設置於第一凹陷及第二凹陷中。

Abstract in simplified Chinese: 本发明的实施方式系关于双临界电压(VT)信道设备及它们的制造方法。于一例子，一种半导体设备，包含设置在基板上的闸极堆栈，基板具有第一晶格常数。源极区及汲极区形成在闸极电极的相对侧上。信道区设置在闸极堆栈之下且在源极区及汲极区之间。源极区设置于具有第一深度的第一凹陷中且汲极区设置于具有第二深度的第二凹陷中。第一凹陷深于第二凹陷。具有与第一晶格常数不同的第二晶格常数的半导体材料设置于第一凹陷及第二凹陷中。

公开(公告)号：TW201727871A

公开(公告)日：2017-08-01

申请号：TW106110332

申请日：2013-09-04

Applicant: 英特爾股份有限公司 ,  INTEL CORPORATION

Inventor： 葉正亞 ,  YEH, JENG YA D. ,  汎德佛 彼德 ,  VANDERVOORN, PETER J. ,  賀菲斯 瓦力德 ,  HAFEZ, WALID M. ,  簡嘉弘 ,  JAN, CHIA-HONG ,  蔡 柯堤斯 ,  TSAI, CURTIS ,  朴朱東 ,  PARK, JOODONG

IPC: H01L27/06 ,  H01L21/02

CPC classification number: H01L21/823431 ,  H01L27/0629 ,  H01L27/0886 ,  H01L28/20 ,  H01L29/66545 ,  H01L29/66795

Abstract: 說明用於非平面半導體裝置架構的精密電阻器。在第一範例中，半導體結構包括配置於基板上面的第一及第二半導體鰭。電阻器結構係配置於第一半導體鰭上面但未在第二半導體鰭上面。電晶體結構係形成自第二半導體鰭但非自第一半導體鰭。在第二範例中，半導體結構包括配置於基板上面的第一及第二半導體鰭。隔離區域係配置於基板上面、介於第一及第二半導體鰭之間，且在小於第一及第二半導體鰭的高度。電阻器結構係配置於隔離區域上面但未在第一及第二半導體鰭上面。第一及第二電晶體結構係分別形成自第一及第二半導體鰭。

Abstract in simplified Chinese: 说明用于非平面半导体设备架构的精密电阻器。在第一范例中，半导体结构包括配置于基板上面的第一及第二半导体鳍。电阻器结构系配置于第一半导体鳍上面但未在第二半导体鳍上面。晶体管结构系形成自第二半导体鳍但非自第一半导体鳍。在第二范例中，半导体结构包括配置于基板上面的第一及第二半导体鳍。隔离区域系配置于基板上面、介于第一及第二半导体鳍之间，且在小于第一及第二半导体鳍的高度。电阻器结构系配置于隔离区域上面但未在第一及第二半导体鳍上面。第一及第二晶体管结构系分别形成自第一及第二半导体鳍。

公开(公告)号：TW201719903A

公开(公告)日：2017-06-01

申请号：TW105132211

申请日：2015-05-21

Applicant: 英特爾股份有限公司 ,  INTEL CORPORATION

Inventor： 哈瑪撒帝 古賓納 ,  BHIMARASETTI, GOPINATH ,  賀菲斯 瓦力德 ,  HAFEZ, WALID M. ,  朴朱東 ,  PARK, JOODONG ,  韓 衛民 ,  HAN, WEIMIN ,  寇特納 瑞蒙 ,  COTNER, RAYMOND E. ,  簡 嘉弘 ,  JAN, CHIA-HONG

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/36 ,  H01L21/823431 ,  H01L21/823475 ,  H01L21/823481 ,  H01L27/0886 ,  H01L29/66545 ,  H01L29/66803 ,  H01L29/7853

Abstract: 具有摻雜次鰭區的ω鰭的非平面半導體裝置及製造具有摻雜次鰭區的ω鰭的非平面半導體裝置之方法被描述。例如，一種半導體裝置包括：複數個半導體鰭，設置於半導體基板之上，各個半導體鰭具有在突出部分之下的次鰭部分，該次鰭部分比該突出部分更窄。固態摻雜劑源層被設置於該半導體基板之上，與該次鰭區共形但沒有與該複數個半導體鰭各者的突出部分共形。隔離層被設置於該固態摻雜劑源層之上及在該複數個半導體鰭的次鰭區之間。閘極堆疊被設置於該隔離層之上及與該複數個半導體鰭各者的突出部分共形。

Abstract in simplified Chinese: 具有掺杂次鳍区的ω鳍的非平面半导体设备及制造具有掺杂次鳍区的ω鳍的非平面半导体设备之方法被描述。例如，一种半导体设备包括：复数个半导体鳍，设置于半导体基板之上，各个半导体鳍具有在突出部分之下的次鳍部分，该次鳍部分比该突出部分更窄。固态掺杂剂源层被设置于该半导体基板之上，与该次鳍区共形但没有与该复数个半导体鳍各者的突出部分共形。隔离层被设置于该固态掺杂剂源层之上及在该复数个半导体鳍的次鳍区之间。闸极堆栈被设置于该隔离层之上及与该复数个半导体鳍各者的突出部分共形。

公开(公告)号：TWI575738B

公开(公告)日：2017-03-21

申请号：TW104115019

申请日：2015-05-12

Applicant: 英特爾股份有限公司 ,  INTEL CORPORATION

Inventor： 尼迪 尼迪 ,  NIDHI, NIDHI ,  簡 嘉弘 ,  JAN, CHIA-HONG ,  賀菲斯 瓦力德 ,  HAFEZ, WALID M.

IPC: H01L29/772 ,  H01L21/336

CPC classification number: H01L29/402 ,  H01L21/26513 ,  H01L23/66 ,  H01L29/1083 ,  H01L29/401 ,  H01L29/404 ,  H01L29/408 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/4983 ,  H01L29/66545 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/7816 ,  H01L29/7835

公开(公告)号：TW201703228A

公开(公告)日：2017-01-16

申请号：TW105115350

申请日：2016-05-18

Applicant: 英特爾股份有限公司 ,  INTEL CORPORATION

Inventor： 佟 向宏 ,  TONG, XIAOGHONG ,  賀菲斯 瓦力德 ,  HAFEZ, WALID M. ,  馬 志勇 ,  MA, ZHIYONG ,  白 鵬 ,  BAI, PENG ,  簡 嘉弘 ,  JAN, CHIA-HONG ,  陳佔平 ,  CHEN, ZHANPING

IPC: H01L23/62

CPC classification number: H01L27/11206 ,  G11C17/16 ,  H01L23/5252

Abstract: 本案說明反熔絲編程電壓的受控修正。於一實例中，反熔絲電路係形成在基板上，包括形成該反熔絲電路的閘極區。分子係植入該閘極區以損壞該閘極區的結構。電極係形成在該該閘極區之上以將該反熔絲電路連接至其它組件。

Abstract in simplified Chinese: 本案说明反熔丝编程电压的受控修正。于一实例中，反熔丝电路系形成在基板上，包括形成该反熔丝电路的闸极区。分子系植入该闸极区以损坏该闸极区的结构。电极系形成在该该闸极区之上以将该反熔丝电路连接至其它组件。

公开(公告)号：TWI565075B

公开(公告)日：2017-01-01

申请号：TW104116285

申请日：2015-05-21

Applicant: 英特爾股份有限公司 ,  INTEL CORPORATION

Inventor： 哈瑪撒帝 古賓納 ,  BHIMARASETTI, GOPINATH ,  賀菲斯 瓦力德 ,  HAFEZ, WALID M. ,  朴朱東 ,  PARK, JOODONG ,  韓 衛民 ,  HAN, WEIMIN ,  寇特納 瑞蒙 ,  COTNER, RAYMOND E. ,  簡 嘉弘 ,  JAN, CHIA-HONG

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/36 ,  H01L21/823431 ,  H01L21/823475 ,  H01L21/823481 ,  H01L27/0886 ,  H01L29/66545 ,  H01L29/66803 ,  H01L29/7853

公开(公告)号：TW201642474A

公开(公告)日：2016-12-01

申请号：TW105126392

申请日：2014-03-25

Applicant: 英特爾股份有限公司 ,  INTEL CORPORATION

Inventor： 賀菲斯 瓦力德 ,  HAFEZ, WALID M. ,  朴朱東 ,  PARK, JOODONG ,  葉震亞 ,  YEH, JENG YA D. ,  簡嘉弘 ,  JAN, CHIA-HONG ,  蔡 柯堤斯 ,  TSAI, CURTIS

IPC: H01L29/78 ,  H01L21/28

CPC classification number: H01L29/785 ,  H01L29/66477 ,  H01L29/66795 ,  H01L29/78

Abstract: 揭示用於形成具有延伸凹陷隔離及源極/汲極(S/D)區域之電晶體結構的技術。在某些實施例中，凹部例如可形成在鰭式場效電晶體(fin-based field-effect transistor；finFET)之鰭部的頂部，以使得該凹部允許在finFET中毗鄰於閘極堆疊形成延伸的凹陷隔離物及源極/汲極(S/D)區域。在某些例中，此組構在鰭部的頂部提供較高的電阻路徑，其可降低或最小化finFET中閘極所引發的汲極漏電(gate-induced drain leakage；GIDL)。在某些實施例中，可提供GIDL之開始的精確調整。某些實施例可提供減少接面漏電(Lb)且同時提高臨界電壓(VT)。在某些實施例中，所揭示的技術可用平面式或非平面的鰭式架構來實施，且可用於標準的金屬氧化物半導體(MOS)及互補MOS(CMOS)製程。

Abstract in simplified Chinese: 揭示用于形成具有延伸凹陷隔离及源极/汲极(S/D)区域之晶体管结构的技术。在某些实施例中，凹部例如可形成在鳍式场效应管(fin-based field-effect transistor；finFET)之鳍部的顶部，以使得该凹部允许在finFET中毗邻于闸极堆栈形成延伸的凹陷隔离物及源极/汲极(S/D)区域。在某些例中，此组构在鳍部的顶部提供较高的电阻路径，其可降低或最小化finFET中闸极所引发的汲极漏电(gate-induced drain leakage；GIDL)。在某些实施例中，可提供GIDL之开始的精确调整。某些实施例可提供减少接面漏电(Lb)且同时提高临界电压(VT)。在某些实施例中，所揭示的技术可用平面式或非平面的鳍式架构来实施，且可用于标准的金属氧化物半导体(MOS)及互补MOS(CMOS)制程。

公开(公告)号：TWI556313B

公开(公告)日：2016-11-01

申请号：TW104116075

申请日：2015-05-20

Applicant: 英特爾股份有限公司 ,  INTEL CORPORATION

Inventor： 迪亞斯 奈維爾 ,  DIAS, NEVILLE ,  簡 嘉弘 ,  JAN, CHIA-HONG ,  賀菲斯 瓦力德 ,  HAFEZ, WALID M. ,  歐賴克法 羅曼 ,  OLAC-VAW, ROMAN W. ,  張旭佑 ,  CHANG, HSU YU ,  張婷 ,  CHANG, TING ,  瑞瑪斯維米 瑞豪 ,  RAMASWAMY, RAHUL ,  劉培基 ,  LIU, PEI CHI

IPC: H01L21/331 ,  H01L29/66

CPC classification number: H01L29/7853 ,  H01L21/823412 ,  H01L21/823431 ,  H01L21/845 ,  H01L27/0886 ,  H01L27/1211 ,  H01L29/0657 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/41791 ,  H03D7/1425 ,  H03D7/1441 ,  H03D7/1458 ,  H03D7/1466 ,  H03D7/165

公开(公告)号：TW201639168A

公开(公告)日：2016-11-01

申请号：TW105122427

申请日：2014-03-25

Applicant: 英特爾股份有限公司 ,  INTEL CORPORATION

Inventor： 賀菲斯 瓦力德 ,  HAFEZ, WALID M. ,  汎德佛 彼德 ,  VANDERVOORN, PETER J. ,  簡嘉弘 ,  JAN, CHIA-HONG

IPC: H01L29/78 ,  H01L29/40

CPC classification number: H01L27/0886 ,  H01L21/823431 ,  H01L29/1608 ,  H01L29/161

Abstract: 用以在場效電晶體(finFET)製造程序流程期間形成平坦狀電晶體裝置於鰭為基的finFET架構上的技術被揭示。在一些實施例中，該平坦狀電晶體可包括例如半導體層，其被生長以局部合併/橋接該finFET架構的複數個相鄰鰭且後續平坦化以提供該平坦狀電晶體可被形成於其上的高品質平坦表面。在一些例子中，該半導體合併層可為橋接式磊晶生長，例如，包含磊晶矽。在一些實施例中，此種平坦狀裝置可有助於例如類比、高壓、寬Z電晶體製造。並且，在finFET流程期間提供此種平坦狀裝置可容許電晶體裝置的形成，例如，展現較低電容、較寬Z、及/或較少高電場位置而用於改善高壓可靠度，這可在一些例子中使此種裝置適於類比設計。

Abstract in simplified Chinese: 用以在场效应管(finFET)制造进程流程期间形成平坦状晶体管设备于鳍为基的finFET架构上的技术被揭示。在一些实施例中，该平坦状晶体管可包括例如半导体层，其被生长以局部合并/桥接该finFET架构的复数个相邻鳍且后续平坦化以提供该平坦状晶体管可被形成于其上的高品质平坦表面。在一些例子中，该半导体合并层可为桥接式磊晶生长，例如，包含磊晶硅。在一些实施例中，此种平坦状设备可有助于例如模拟、高压、宽Z晶体管制造。并且，在finFET流程期间提供此种平坦状设备可容许晶体管设备的形成，例如，展现较低电容、较宽Z、及/或较少高电场位置而用于改善高压可靠度，这可在一些例子中使此种设备适于模拟设计。

公开(公告)号：TWI532185B

公开(公告)日：2016-05-01

申请号：TW103121561

申请日：2014-06-23

Applicant: 英特爾股份有限公司 ,  INTEL CORPORATION

Inventor： 葉震亞 ,  YEH, JENG YA D. ,  簡嘉弘 ,  JAN, CHIA-HONG ,  賀菲斯 瓦力德 ,  HAFEZ, WALID M. ,  朴朱東 ,  PARK, JOODONG

IPC: H01L29/78 ,  H01L21/28

CPC classification number: H01L29/7851 ,  H01L29/42368 ,  H01L29/66795 ,  H01L29/785