公开(公告)号：TW429541B

公开(公告)日：2001-04-11

申请号：TW088120595

申请日：1999-11-25

Applicant: 台灣積體電路製造股份有限公司

Inventor： 劉重希 ,  程耀毅 ,  傅竹韻 ,  王美勻 ,  眭小林 ,  余振華

IPC: H01L

Abstract: 本發明提供一種金屬內連線的製造方法，其步驟為，在上述半導體基底上形成既定的金屬圖案。接著，在上述金屬圖案的表面反應形成一保護薄層。其次，形成摻氟矽玻璃等介電層，然後，視需要在上述介電層表表面形成一覆蓋層。藉此，可防止金屬內連線被侵蝕，而提昇半導體元件的可靠度。

Abstract in simplified Chinese: 本发明提供一种金属内连接的制造方法，其步骤为，在上述半导体基底上形成既定的金属图案。接着，在上述金属图案的表面反应形成一保护薄层。其次，形成掺氟硅玻璃等介电层，然后，视需要在上述介电层表表面形成一覆盖层。借此，可防止金属内连接被侵蚀，而提升半导体组件的可靠度。

公开(公告)号：TW494545B

公开(公告)日：2002-07-11

申请号：TW090125143

申请日：2001-10-11

Applicant: 台灣積體電路製造股份有限公司

Inventor： 陳毓慧 ,  程耀毅 ,  章勳明 ,  余振華

IPC: H01L

Abstract: 一種於半導體雙鑲嵌製程中，形成介層窗及導線溝槽之方法。該方法係為於一半導體基材上形成一具有低介電常數之第一介電層，其次，利用電漿處理第一介電層表面，以減少第一介電層表面之含碳量，再形成一具有低介電常數之第二介電層於第一介電層之上。最後蝕刻該第一與第二介電層，並藉由偵測介電層之含碳量變化，用以區分形成該導線溝槽及該介層窗不同之蝕刻製程。

Abstract in simplified Chinese: 一种于半导体双镶嵌制程中，形成介层窗及导线沟槽之方法。该方法系为于一半导体基材上形成一具有低介电常数之第一介电层，其次，利用等离子处理第一介电层表面，以减少第一介电层表面之含碳量，再形成一具有低介电常数之第二介电层于第一介电层之上。最后蚀刻该第一与第二介电层，并借由侦测介电层之含碳量变化，用以区分形成该导线沟槽及该介层窗不同之蚀刻制程。

公开(公告)号：TW469591B

公开(公告)日：2001-12-21

申请号：TW089126306

申请日：2000-12-08

Applicant: 台灣積體電路製造股份有限公司

Inventor： 張文 ,  包天一 ,  程耀毅 ,  章勳明

IPC: H01L

Abstract: 本發明提出一種具有低介電常數介電層之雙重鑲嵌的形成方法，其包括了下列步驟:依序形成黏著層、第一低介電常數介電層於一半導體基底之導電插塞之上表面。然後除去部份第一低介電常數介電層，以形成一介層洞。再形成第二低介電常數介電層於第一低介電常數介電層之上，並填入介層洞中。接著除去部份第二低介電常數介電層以及黏著層，以形成一渠溝並暴露出部份導電插塞之上表面然後依序形成阻障層、晶種層(seeding layer)、金屬薄膜於第二低介電常數介電層上，並填入渠溝中。

Abstract in simplified Chinese: 本发明提出一种具有低介电常数介电层之双重镶嵌的形成方法，其包括了下列步骤:依序形成黏着层、第一低介电常数介电层于一半导体基底之导电插塞之上表面。然后除去部份第一低介电常数介电层，以形成一介层洞。再形成第二低介电常数介电层于第一低介电常数介电层之上，并填入介层洞中。接着除去部份第二低介电常数介电层以及黏着层，以形成一渠沟并暴露出部份导电插塞之上表面然后依序形成阻障层、晶种层(seeding layer)、金属薄膜于第二低介电常数介电层上，并填入渠沟中。

公开(公告)号：TW409411B

公开(公告)日：2000-10-21

申请号：TW088105851

申请日：1999-04-13

Applicant: 台灣積體電路製造股份有限公司

Inventor： 余振華 ,  張文 ,  章勳明 ,  程耀毅

IPC: H01L

Abstract: 本發明揭示一種利用雜合低阻值介電層結構增進鑲嵌式銅內連線性能的製程，其步驟包括:提供一含半導體元件之基底;依序形成一由第一低阻值介電層、一第一硬罩幕層、一第二低阻值介電層和一第二硬罩幕層構成之堆疊層於該基底上;利用鑲嵌製程定義該堆疊層，形成一鑲嵌溝渠;利用金屬化製程形成一銅金屬層於該堆疊層上，並且溝填該鑲嵌溝渠;以及施一平坦化處理，去除多餘的該銅金屬層至該堆疊層之該第二低阻值介電層表面為止，形成一鑲嵌式銅內連線。

Abstract in simplified Chinese: 本发明揭示一种利用杂合低阻值介电层结构增进镶嵌式铜内连接性能的制程，其步骤包括:提供一含半导体组件之基底;依序形成一由第一低阻值介电层、一第一硬罩幕层、一第二低阻值介电层和一第二硬罩幕层构成之堆栈层于该基底上;利用镶嵌制程定义该堆栈层，形成一镶嵌沟渠;利用金属化制程形成一铜金属层于该堆栈层上，并且沟填该镶嵌沟渠;以及施一平坦化处理，去除多余的该铜金属层至该堆栈层之该第二低阻值介电层表面为止，形成一镶嵌式铜内连接。

公开(公告)号：TW401635B

公开(公告)日：2000-08-11

申请号：TW087120780

申请日：1998-12-14

Applicant: 台灣積體電路製造股份有限公司

Inventor： 章勳明 ,  傅竹韻 ,  程耀毅

IPC: H01L

Abstract: 目前在積體電路之多層金屬導線製程中，已逐漸採用低介電常數之材料來製作金屬層間介電層，以降低元件的寄生電容和RC延遲。此種介電層多係以旋轉塗覆方式覆蓋在內連導線上，然後施以一加熱硬化處理使其更加緻密，不過由於其溫度通常會高於400℃，往往導致內連導線之金屬層因受熱而產生凸丘(hillock)。因此，本發明提出一種改良製程，其利用一具壓縮應力(compressive)之介電層，作為硬式罩幕而定義下方的內連導線構造，或是覆蓋在已定義完成之內連導線構造表面上當作底層，然後再形成所需之金屬層間介電層，如此藉由上述具壓縮應力之介電層的抑制作用，可防止內連導線之金屬層因後續加熱硬化處理而產生凸丘。

Abstract in simplified Chinese: 目前在集成电路之多层金属导线制程中，已逐渐采用低介电常数之材料来制作金属层间介电层，以降低组件的寄生电容和RC延迟。此种介电层多系以旋转涂覆方式覆盖在内连导在线，然后施以一加热硬化处理使其更加致密，不过由于其温度通常会高于400℃，往往导致内连导线之金属层因受热而产生凸丘(hillock)。因此，本发明提出一种改良制程，其利用一具压缩应力(compressive)之介电层，作为硬式罩幕而定义下方的内连导线构造，或是覆盖在已定义完成之内连导线构造表面上当作底层，然后再形成所需之金属层间介电层，如此借由上述具压缩应力之介电层的抑制作用，可防止内连导线之金属层因后续加热硬化处理而产生凸丘。

公开(公告)号：TW393721B

公开(公告)日：2000-06-11

申请号：TW087108980

申请日：1998-06-06

Applicant: 台灣積體電路製造股份有限公司

Inventor： 蔡嘉雄 ,  程耀毅 ,  陶宏遠

IPC: H01L

Abstract: 一種積體電路閘極側壁子的製造方法的製造方法:首先，在半導體矽基板上形成場氧化層，並於其上形成積體電路之電性元件，接著，再依序形成包含有金屬層以及抗反射層的金屬結構。然後，再形成一層接合介電層於所述金屬結構的表面，接著，利用溶液對所述接合介電層進行表面處理，以在所述接合介電層產生凹凸不平的表面，最後，沈積一層低介電係數介電層在所述凹凸不平的接合介電層表面，

Abstract in simplified Chinese: 一种集成电路闸极侧壁子的制造方法的制造方法:首先，在半导体硅基板上形成场氧化层，并于其上形成集成电路之电性组件，接着，再依序形成包含有金属层以及抗反射层的金属结构。然后，再形成一层接合介电层于所述金属结构的表面，接着，利用溶液对所述接合介电层进行表面处理，以在所述接合介电层产生凹凸不平的表面，最后，沉积一层低介电系数介电层在所述凹凸不平的接合介电层表面，

公开(公告)号：TW512485B

公开(公告)日：2002-12-01

申请号：TW090124753

申请日：2001-10-05

Applicant: 台灣積體電路製造股份有限公司

Inventor： 陳毓慧 ,  包天一 ,  程耀毅

IPC: H01L

Abstract: 本發明係揭露一種塗佈低介電常數材質之方法，特別是一種在塗佈低介電常數材質之製程前，以抵介電常數材質的溶劑預濕於晶圓表面上，每次實施晶圓塗佈之前，均需經過預濕的製程而提高塗佈良率的方法。其中包含下列步驟：首先，在執行晶圓塗佈之前，以抵介電常數材質的溶劑預濕於晶圓的表面上；次之，在完成塗佈後，進行初步的烘乾；接著，通入氮氣以烘乾溶劑；最後，是以固化階段完成本發明之塗佈製程。

Abstract in simplified Chinese: 本发明系揭露一种涂布低介电常数材质之方法，特别是一种在涂布低介电常数材质之制程前，以抵介电常数材质的溶剂预湿于晶圆表面上，每次实施晶圆涂布之前，均需经过预湿的制程而提高涂布良率的方法。其中包含下列步骤：首先，在运行晶圆涂布之前，以抵介电常数材质的溶剂预湿于晶圆的表面上；次之，在完成涂布后，进行初步的烘干；接着，通入氮气以烘干溶剂；最后，是以固化阶段完成本发明之涂布制程。

公开(公告)号：TW478070B

公开(公告)日：2002-03-01

申请号：TW087108010

申请日：1998-05-22

Applicant: 台灣積體電路製造股份有限公司

Inventor： 張文 ,  程耀毅 ,  章勳明

IPC: H01L

Abstract: 本發明提出一種改善低介電常數旋塗式聚合物在連續熱處理過程之穩定度的方法，其特徵在於該低介電常數旋塗式聚合物經塗佈後，於常壓下之一適當溫度進行退火處理。

Abstract in simplified Chinese: 本发明提出一种改善低介电常数旋涂式聚合物在连续热处理过程之稳定度的方法，其特征在于该低介电常数旋涂式聚合物经涂布后，于常压下之一适当温度进行退火处理。

公开(公告)号：TW416119B

公开(公告)日：2000-12-21

申请号：TW087112506

申请日：1998-07-29

Applicant: 台灣積體電路製造股份有限公司

Inventor： 張文 ,  程耀毅

IPC: H01L

Abstract: 本發明揭示一種具雜合結構之低介電常數內金屬介電層製程，其步驟包括:提供一包含有元件之半導體基底;形成具特定圖案之金屬內連線於該半導體基底上;形成一第一介電層適順性地覆蓋該半導體基底以及該金屬內連線;形成一第二介電層於該金屬內連線間的區域，並且將該些區域填滿;以及形成一第三介電層於該上述步驟所形成的結構表面，經平坦化後便完成一由該第一介電層、該第二介電層以及該第三介電層所形成的具雜合結構之低介電常數內金屬介電層。

Abstract in simplified Chinese: 本发明揭示一种具杂合结构之低介电常数内金属介电层制程，其步骤包括:提供一包含有组件之半导体基底;形成具特定图案之金属内连接于该半导体基底上;形成一第一介电层适顺性地覆盖该半导体基底以及该金属内连接;形成一第二介电层于该金属内连接间的区域，并且将该些区域填满;以及形成一第三介电层于该上述步骤所形成的结构表面，经平坦化后便完成一由该第一介电层、该第二介电层以及该第三介电层所形成的具杂合结构之低介电常数内金属介电层。

公开(公告)号：TW415023B

公开(公告)日：2000-12-11

申请号：TW087116207

申请日：1998-09-30

Applicant: 台灣積體電路製造股份有限公司

Inventor： 陶宏遠 ,  程耀毅 ,  蔡嘉雄

IPC: H01L

Abstract: 一種表面處理以改善介電層與硬式幕罩接面的方法：首先，在半導體矽基板上形成場氧化層，並於其上形成積體電路之電性元件，接著，再依序形成包含有金屬層以及抗反射層的金屬結構。然後，再形成一層低介電常數(low K)介電層於所述金屬結構的表面，接著，利用溶液對所述低介電常數介電層進行表面處理，以在所述低介電常數介電層產生凹凸不平的表面，最後，沈積一層硬式幕罩在所述凹凸不平的低介電常數介電層表面。

Abstract in simplified Chinese: 一种表面处理以改善介电层与硬式幕罩接面的方法：首先，在半导体硅基板上形成场氧化层，并于其上形成集成电路之电性组件，接着，再依序形成包含有金属层以及抗反射层的金属结构。然后，再形成一层低介电常数(low K)介电层于所述金属结构的表面，接着，利用溶液对所述低介电常数介电层进行表面处理，以在所述低介电常数介电层产生凹凸不平的表面，最后，沉积一层硬式幕罩在所述凹凸不平的低介电常数介电层表面。