公开(公告)号：TW201733017A

公开(公告)日：2017-09-16

申请号：TW105139208

申请日：2016-11-29

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 劉曉萍 ,  LIU, HSIAO PING ,  林睿哲 ,  LIN, RUEIJER ,  李亞蓮 ,  LEE, YA LIEN ,  許宏彰 ,  HSU, HUNG CHANG ,  林聖軒 ,  LIN, SHENG HSUAN ,  高研碩 ,  KAO, YEN SHOU ,  蘇鴻文 ,  SU, HUNG WEN ,  蔡明興 ,  TSAI, MING HSING ,  章勳明 ,  JANG, SYUN MING

IPC: H01L21/8234 ,  H01L21/308

CPC classification number: H01L21/823475 ,  H01L21/3083 ,  H01L21/823425 ,  H01L29/41783 ,  H01L29/66515 ,  H01L29/6653 ,  H01L29/66553

Abstract: 本揭露之實施例提供一種製造半導體裝置的方法。該方法包括：形成第一閘極堆疊於基底上方。第一閘極堆疊包括閘極電極、設置於閘極電極上方的第一硬罩幕(HM)及沿著第一閘極堆疊的側壁之側壁間隔物。該方法亦包括：形成第一介電層於第一閘極堆疊上方；形成第二硬罩幕於第一硬罩幕及側壁間隔物之頂表面上方；形成第二介電層於第二硬罩幕及第一介電層上方；及移除第二介電層及第一介電層以形成溝槽並暴露基底的一部份，而第二硬罩幕設置於第一閘極堆疊上方。

Abstract in simplified Chinese: 本揭露之实施例提供一种制造半导体设备的方法。该方法包括：形成第一闸极堆栈于基底上方。第一闸极堆栈包括闸极电极、设置于闸极电极上方的第一硬罩幕(HM)及沿着第一闸极堆栈的侧壁之侧壁间隔物。该方法亦包括：形成第一介电层于第一闸极堆栈上方；形成第二硬罩幕于第一硬罩幕及侧壁间隔物之顶表面上方；形成第二介电层于第二硬罩幕及第一介电层上方；及移除第二介电层及第一介电层以形成沟槽并暴露基底的一部份，而第二硬罩幕设置于第一闸极堆栈上方。

公开(公告)号：TWI579887B

公开(公告)日：2017-04-21

申请号：TW103146032

申请日：2014-12-29

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 潘興強 ,  PAN, SHING CHYANG ,  謝靜華 ,  HSIEH, CHING HUA ,  蔡明興 ,  TSAI, MING HSING ,  章勳明 ,  JANG, SYUN MING

IPC: H01J37/34 ,  H01L21/67

CPC classification number: H01J37/3447 ,  C23C14/046 ,  C23C14/352 ,  C23C14/5873 ,  H01J37/3405

公开(公告)号：TW201344915A

公开(公告)日：2013-11-01

申请号：TW102110600

申请日：2013-03-26

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 盧昶伸 ,  LU, CHANG SHEN ,  彭治棠 ,  PENG, CHIH TANG ,  黃泰鈞 ,  HUANG, TAI CHUN ,  鄭培仁 ,  JENG, PEI REN ,  連浩明 ,  LIEN, HAO MING ,  林逸宏 ,  LIN, YI HUNG ,  李資良 ,  LEE, TZE LIANG ,  章勳明 ,  JANG, SYUN MING

IPC: H01L29/78 ,  H01L29/40

CPC classification number: H01L29/10 ,  H01L21/823431 ,  H01L27/0886 ,  H01L29/6681 ,  H01L29/785

Abstract: 鰭式場效電晶體元件可包含偽鰭式場效電晶體結構側向地鄰接主動鰭式場效電晶體結構，以降低應力不均衡以及應力不均衡在主動鰭式場效電晶體結構上造成的效應。鰭式場效電晶體元件包括主動鰭式場效電晶體，其包含複數個半導體鰭片結構，以及偽鰭式場效電晶體，其包含複數個半導體鰭片結構，主動鰭式場效電晶體與偽鰭式場效電晶體之間以一間隔側向地互相隔開，此間隔與主動鰭式場效電晶體的鰭片間距相關。

Abstract in simplified Chinese: 鳍式场效应管组件可包含伪鳍式场效应管结构侧向地邻接主动鳍式场效应管结构，以降低应力不均衡以及应力不均衡在主动鳍式场效应管结构上造成的效应。鳍式场效应管组件包括主动鳍式场效应管，其包含复数个半导体鳍片结构，以及伪鳍式场效应管，其包含复数个半导体鳍片结构，主动鳍式场效应管与伪鳍式场效应管之间以一间隔侧向地互相隔开，此间隔与主动鳍式场效应管的鳍片间距相关。

公开(公告)号：TWI318434B

公开(公告)日：2009-12-11

申请号：TW093132960

申请日：2004-10-29

Applicant: 台灣積體電路製造股份有限公司

Inventor： 吳振誠 ,  周子仁 ,  張文 ,  盧永誠 ,  章勳明 ,  梁孟松 ,  林耕竹 ,  陳筆聰

IPC: H01L

CPC classification number: H01L21/76835 ,  H01L21/76807 ,  H01L21/76832 ,  H01L21/76834 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供具有第一銅金屬層之半導體基底，之後，依序形成蝕刻終止層與介電層於第一銅金屬層與半導體基底上。第二銅金屬層穿過介電層與蝕刻終止層並與第一銅金屬層產生電性連接，其中蝕刻終止層之介電常數係小於3.5，介電層之介電常數係小於3.0。 A semiconductor substrate has a first copper layer, on which an etch stop layer and a dielectric layer are successively formed. A second copper layer penetrates the dielectric layer and the etch stop layer to electrically connect to the first metal layer. The etch stop layer has a dielectric constant smaller than 3.5, and the dielectric layer has a dielectric constant smaller than 3.0.

Abstract in simplified Chinese: 提供具有第一铜金属层之半导体基底，之后，依序形成蚀刻终止层与介电层于第一铜金属层与半导体基底上。第二铜金属层穿过介电层与蚀刻终止层并与第一铜金属层产生电性连接，其中蚀刻终止层之介电常数系小于3.5，介电层之介电常数系小于3.0。 A semiconductor substrate has a first copper layer, on which an etch stop layer and a dielectric layer are successively formed. A second copper layer penetrates the dielectric layer and the etch stop layer to electrically connect to the first metal layer. The etch stop layer has a dielectric constant smaller than 3.5, and the dielectric layer has a dielectric constant smaller than 3.0.

公开(公告)号：TW556321B

公开(公告)日：2003-10-01

申请号：TW091121173

申请日：2002-09-16

Applicant: 台灣積體電路製造股份有限公司

Inventor： 吳振誠 ,  李連忠 ,  盧永誠 ,  章勳明

IPC: H01L

Abstract: 一種半導體元件的製造方法，係關於銅鑲嵌內連線的製造方法，特別是關於銅金屬插塞的製造方法。在一位於基底上方介電層內之介層窗內，先以形成一薄阻障金屬層於介層窗的側壁上，再以銅金屬材質填滿介層窗。以一非均向選擇性回蝕移除介層窗所在之介電層，再沉積共形的碳氧化矽材質以形成銅金屬插塞之阻障層。

Abstract in simplified Chinese: 一种半导体组件的制造方法，系关于铜镶嵌内连接的制造方法，特别是关于铜金属插塞的制造方法。在一位于基底上方介电层内之介层窗内，先以形成一薄阻障金属层于介层窗的侧壁上，再以铜金属材质填满介层窗。以一非均向选择性回蚀移除介层窗所在之介电层，再沉积共形的碳氧化硅材质以形成铜金属插塞之阻障层。

公开(公告)号：TW536782B

公开(公告)日：2003-06-11

申请号：TW091108746

申请日：2002-04-26

Applicant: 台灣積體電路製造股份有限公司

Inventor： 包天一 ,  章勳明

IPC: H01L

Abstract: 本發明提供一種形成雙鑲嵌溝槽的方法，首先，提供一半導體基底，於半導體基底上形成一孔洞，並以樹脂材料填滿孔洞；接著，於半導體基底及填滿孔洞之樹脂材料上依序形成一胺類阻隔層、一底抗反射層及一圖案化光阻層；然後，以圖案化光阻層為罩幕，蝕刻底抗反射層及胺類阻隔層；最後，以圖案化光阻層及底抗反射層為罩幕蝕刻半導體基底。

Abstract in simplified Chinese: 本发明提供一种形成双镶嵌沟槽的方法，首先，提供一半导体基底，于半导体基底上形成一孔洞，并以树脂材料填满孔洞；接着，于半导体基底及填满孔洞之树脂材料上依序形成一胺类阻隔层、一底抗反射层及一图案化光阻层；然后，以图案化光阻层为罩幕，蚀刻底抗反射层及胺类阻隔层；最后，以图案化光阻层及底抗反射层为罩幕蚀刻半导体基底。

公开(公告)号：TW533543B

公开(公告)日：2003-05-21

申请号：TW091101924

申请日：2002-02-04

Applicant: 台灣積體電路製造股份有限公司

Inventor： 包天一 ,  章勳明

IPC: H01L

Abstract: 本發明提供一種金屬內連線的製造方法，首先，提供一基底，在基底上形成一介電層，並於介電層表面形成一溝槽；接著，於介電層上順應性形成一第一阻障層，於第一阻障層上順應性形成一第一金屬層，於第一金屬層上順應性形成一第二阻障層；然後，於第二阻障層上形成一第二金屬層，且第二金屬層填滿溝槽；最後，對第一阻障層、第一金屬層、第二阻障層及第二金屬層進行化學機械研磨至露出介電層表面。

Abstract in simplified Chinese: 本发明提供一种金属内连接的制造方法，首先，提供一基底，在基底上形成一介电层，并于介电层表面形成一沟槽；接着，于介电层上顺应性形成一第一阻障层，于第一阻障层上顺应性形成一第一金属层，于第一金属层上顺应性形成一第二阻障层；然后，于第二阻障层上形成一第二金属层，且第二金属层填满沟槽；最后，对第一阻障层、第一金属层、第二阻障层及第二金属层进行化学机械研磨至露出介电层表面。

公开(公告)号：TW527694B

公开(公告)日：2003-04-11

申请号：TW090128751

申请日：2001-11-20

Applicant: 台灣積體電路製造股份有限公司

Inventor： 施足 ,  章勳明

IPC: H01L

Abstract: 本發明提供一種適用於半導體基底之鑲嵌式銅金屬內連線之製作方法，包括下列步驟：首先上述半導體基底上形成一介電層；於此介電層上，以三甲基矽甲烷、四甲基矽甲烷、O3、及He經化學氣相沉積法形成一研磨控制層；於研磨控制層上形成一抗反射層；接著在介電層、研磨控制層、及抗反射層中形成具有內連線溝槽與接觸孔之鑲嵌式開口，在此開口中填入一銅金屬層，此銅金屬並延伸至抗反射層的表面；最後進行化學機械研磨，直至鑲嵌式開口外不需要的銅金屬層與抗反射層完全移除為止，即得一鑲嵌式銅金屬內連線。

Abstract in simplified Chinese: 本发明提供一种适用于半导体基底之镶嵌式铜金属内连接之制作方法，包括下列步骤：首先上述半导体基底上形成一介电层；于此介电层上，以三甲基硅甲烷、四甲基硅甲烷、O3、及He经化学气相沉积法形成一研磨控制层；于研磨控制层上形成一抗反射层；接着在介电层、研磨控制层、及抗反射层中形成具有内连接沟槽与接触孔之镶嵌式开口，在此开口中填入一铜金属层，此铜金属并延伸至抗反射层的表面；最后进行化学机械研磨，直至镶嵌式开口外不需要的铜金属层与抗反射层完全移除为止，即得一镶嵌式铜金属内连接。

公开(公告)号：TW521084B

公开(公告)日：2003-02-21

申请号：TW090126026

申请日：2001-10-22

Applicant: 台灣積體電路製造股份有限公司

Inventor： 李勝男 ,  施足 ,  章勳明

IPC: C09K

Abstract: 一種在銅層及低介電常數層(Low K)研磨之化學機械研磨漿液，是一種包括使用第一無機材料的第一研磨粒子和第二無機材料跟有機材料所混成的第二研磨粒子於化學機械研磨漿液中。使用本發明之混成研磨漿液來進行化學機械研磨，可以減少銅金屬層在做化學機械研磨的過程中碟陷(dish)和磨蝕(erosion)的產生，和化學機械研磨時所造成的缺陷(defects)問題，達到表面全平坦化之狀態，減少產生研磨刮痕。

Abstract in simplified Chinese: 一种在铜层及低介电常数层(Low K)研磨之化学机械研磨浆液，是一种包括使用第一无机材料的第一研磨粒子和第二无机材料跟有机材料所混成的第二研磨粒子于化学机械研磨浆液中。使用本发明之混成研磨浆液来进行化学机械研磨，可以减少铜金属层在做化学机械研磨的过程中碟陷(dish)和磨蚀(erosion)的产生，和化学机械研磨时所造成的缺陷(defects)问题，达到表面全平坦化之状态，减少产生研磨刮痕。

公开(公告)号：TW485560B

公开(公告)日：2002-05-01

申请号：TW090116662

申请日：2001-07-06

Applicant: 台灣積體電路製造股份有限公司

Inventor： 包天一 ,  章勳明

IPC: H01L

Abstract: 本發明製作銅鑲嵌結構之SiCO/SiCN薄膜沉積疊層，以氮碳化矽為材料之蝕刻停止層，可避免使用含二氧化碳(CO2)之電漿化學氣相沉積和銅鑲嵌中之銅金屬發生氧化作用，產生氧化銅而影響元件品質；以碳氧化矽為材料之阻障層可防止氮滲透進入低介電常數之介電層，避免介電層溝渠難以曝光和蝕刻，並避免氨類(NHx)和光阻作用，形成難以去除之光阻殘渣，造成介電層溝渠難以曝光和蝕刻。

Abstract in simplified Chinese: 本发明制作铜镶嵌结构之SiCO/SiCN薄膜沉积叠层，以氮碳化硅为材料之蚀刻停止层，可避免使用含二氧化碳(CO2)之等离子化学气相沉积和铜镶嵌中之铜金属发生氧化作用，产生氧化铜而影响组件品质；以碳氧化硅为材料之阻障层可防止氮渗透进入低介电常数之介电层，避免介电层沟渠难以曝光和蚀刻，并避免氨类(NHx)和光阻作用，形成难以去除之光阻残渣，造成介电层沟渠难以曝光和蚀刻。