半導體裝置及其製造方法 COPPER DAMASCENE STRUCTURE AND SEMICONDUCTOR DEVICE INCLUDING THE STRUCTURE AND METHOD OF FABRICATING THE SAME
    2.
    发明专利
    半導體裝置及其製造方法 COPPER DAMASCENE STRUCTURE AND SEMICONDUCTOR DEVICE INCLUDING THE STRUCTURE AND METHOD OF FABRICATING THE SAME 有权
    半导体设备及其制造方法 COPPER DAMASCENE STRUCTURE AND SEMICONDUCTOR DEVICE INCLUDING THE STRUCTURE AND METHOD OF FABRICATING THE SAME

    公开(公告)号:TWI318434B

    公开(公告)日:2009-12-11

    申请号:TW093132960

    申请日:2004-10-29

    IPC: H01L

    Abstract: 提供具有第一銅金屬層之半導體基底,之後,依序形成蝕刻終止層與介電層於第一銅金屬層與半導體基底上。第二銅金屬層穿過介電層與蝕刻終止層並與第一銅金屬層產生電性連接,其中蝕刻終止層之介電常數係小於3.5,介電層之介電常數係小於3.0。 A semiconductor substrate has a first copper layer, on which an etch stop layer and a dielectric layer are successively formed. A second copper layer penetrates the dielectric layer and the etch stop layer to electrically connect to the first metal layer. The etch stop layer has a dielectric constant smaller than 3.5, and the dielectric layer has a dielectric constant smaller than 3.0.

    Abstract in simplified Chinese: 提供具有第一铜金属层之半导体基底,之后,依序形成蚀刻终止层与介电层于第一铜金属层与半导体基底上。第二铜金属层穿过介电层与蚀刻终止层并与第一铜金属层产生电性连接,其中蚀刻终止层之介电常数系小于3.5,介电层之介电常数系小于3.0。 A semiconductor substrate has a first copper layer, on which an etch stop layer and a dielectric layer are successively formed. A second copper layer penetrates the dielectric layer and the etch stop layer to electrically connect to the first metal layer. The etch stop layer has a dielectric constant smaller than 3.5, and the dielectric layer has a dielectric constant smaller than 3.0.

    防止電弧放電之方法及機台
    3.
    发明专利
    防止電弧放電之方法及機台 失效
    防止电弧放电之方法及机台

    公开(公告)号:TW544779B

    公开(公告)日:2003-08-01

    申请号:TW091116652

    申请日:2002-07-25

    IPC: H01L

    Abstract: 一種防止電弧放電(Arcing)之方法及機台。此方法係在微影(Photolithograph)步驟後利用不透光晶圓盒(Pod)儲放晶圓。因此,可防止在晶圓運送過程中,因可見光的照射而引發電弧放電。另外,此防止電弧放電之機台則係設置在微影設備中,可在微影步驟後,隨即臨場(In-situ)去除或中和曝光時所產生的負電荷,而避免電弧放電。

    Abstract in simplified Chinese: 一种防止电弧放电(Arcing)之方法及机台。此方法系在微影(Photolithograph)步骤后利用不透光晶圆盒(Pod)储放晶圆。因此,可防止在晶圆运送过程中,因可见光的照射而引发电弧放电。另外,此防止电弧放电之机台则系设置在微影设备中,可在微影步骤后,随即临场(In-situ)去除或中和曝光时所产生的负电荷,而避免电弧放电。

    增加介電層與基底間連接強度之結構及方法
    5.
    发明专利
    增加介電層與基底間連接強度之結構及方法 有权
    增加介电层与基底间连接强度之结构及方法

    公开(公告)号:TWI318423B

    公开(公告)日:2009-12-11

    申请号:TW092119625

    申请日:2003-07-18

    IPC: H01L

    CPC classification number: H01L21/76838 H01L23/522 H01L2924/0002 H01L2924/00

    Abstract: 本發明提供一種增加介電層與基底間連接強度之結構及增加介電層與基底間連接強度的方法,方法首先提供一具有線路層區及空乏區之基底;於基底上形成具有第一開口及第二開口之至少一介電層,第一開口露出線路層區,且該第二開口穿入部分半導體基底;於介電層上形成一填滿第一開口及第二開口之金屬層;然後,於介電層、第一開口及第二開口之表面上順應性形成阻障層後,在第一開口及第二開口形成一金屬層以分別形成內連線接觸及金屬連接插塞。

    Abstract in simplified Chinese: 本发明提供一种增加介电层与基底间连接强度之结构及增加介电层与基底间连接强度的方法,方法首先提供一具有线路层区及空乏区之基底;于基底上形成具有第一开口及第二开口之至少一介电层,第一开口露出线路层区,且该第二开口穿入部分半导体基底;于介电层上形成一填满第一开口及第二开口之金属层;然后,于介电层、第一开口及第二开口之表面上顺应性形成阻障层后,在第一开口及第二开口形成一金属层以分别形成内连接接触及金属连接插塞。

    形成黏性强化層於銅層與蝕刻停止層間的方法
    6.
    发明专利
    形成黏性强化層於銅層與蝕刻停止層間的方法 有权
    形成黏性强化层于铜层与蚀刻停止层间的方法

    公开(公告)号:TW492147B

    公开(公告)日:2002-06-21

    申请号:TW090121654

    申请日:2001-08-31

    IPC: H01L

    Abstract: 一種形成黏性強化層於銅層與蝕刻停止層間的方法,其至少包含下列步驟:形成一黏性強化層於一銅層之上,其中此銅層位於一半導體基底上,而此黏性強化層之形成方法包含以氮氣、氧氣、氮氣與烷基矽烷之混合氣體、或烷基矽烷為反應氣體,利用電漿增強式化學汽相沈積法沉積而得;形成一蝕刻停止層於此黏性強化層之上。

    Abstract in simplified Chinese: 一种形成黏性强化层于铜层与蚀刻停止层间的方法,其至少包含下列步骤:形成一黏性强化层于一铜层之上,其中此铜层位于一半导体基底上,而此黏性强化层之形成方法包含以氮气、氧气、氮气与烷基硅烷之混合气体、或烷基硅烷为反应气体,利用等离子增强式化学汽相沉积法沉积而得;形成一蚀刻停止层于此黏性强化层之上。

Patent Agency Ranking