-
公开(公告)号：TW348275B
公开(公告)日：1998-12-21
申请号：TW085101876
申请日：1996-02-15
Applicant: 台灣積體電路製造股份有限公司
IPC: H01L
Abstract: 一種鎢接線柱、疊層通孔之製法，其特點為其形成之各金屬層表面皆光滑平坦。此理想表面係由將鎢柱面置於與通孔絕緣體頂面同一水平或稍高之方式獲得，而此點係於形成金屬接線柱後再將絕緣材料回蝕一部份之方式達成。
Abstract in simplified Chinese: 一种钨接线柱、叠层通孔之制法，其特点为其形成之各金属层表面皆光滑平坦。此理想表面系由将钨柱面置于与通孔绝缘体顶面同一水平或稍高之方式获得，而此点系于形成金属接线柱后再将绝缘材料回蚀一部份之方式达成。
-
公开(公告)号：TW283268B
公开(公告)日：1996-08-11
申请号：TW084101887
申请日：1995-03-01
Applicant: 台灣積體電路製造股份有限公司
IPC: H01L
CPC classification number: H01L23/5258 , H01L23/5256 , H01L23/544 , H01L2223/5442 , H01L2223/54453 , H01L2924/0002 , Y10S438/975 , H01L2924/00
Abstract: 防護環係為一種屏障，其係用於防止污染物經由一穿透絕緣層之一窗開口進入鄰接之半導體裝置。該防護環係圍繞在覆於一可熔斷連接或一對準記號上之絕緣層上之窗而形成。該防護環係為一穿過兩層或更多層之絕緣層、且與基質相接觸之環狀金屬環。
Abstract in simplified Chinese: 防护环系为一种屏障，其系用于防止污染物经由一穿透绝缘层之一窗开口进入邻接之半导体设备。该防护环系围绕在覆于一可熔断连接或一对准记号上之绝缘层上之窗而形成。该防护环系为一穿过两层或更多层之绝缘层、且与基质相接触之环状金属环。
-
公开(公告)号：TW281783B
公开(公告)日：1996-07-21
申请号：TW085100958
申请日：1996-01-26
Applicant: 台灣積體電路製造股份有限公司
IPC: H01L
Abstract: 本發明係關於一種去除乾蝕刻表面光阻微粒之方法，尤指一種針對一般半導體乾蝕刻完成後表面附著微粒而影響後續乾蝕刻完整性之問題下，為提供一種可在乾蝕刻完成而未立即進行去除光阻之製程期間，另加入一道氧電漿處理步驟及一道離子水去除微粒之步驟，可藉該施加之氧電漿步驟，使附著之微粒的附著力降低，再以該離子水清除該等微粒，而達到有效去除表面微粒子之效果，據以可使後續蝕刻步驟不致受到微粒影響而衍生蝕刻缺陷者。
Abstract in simplified Chinese: 本发明系关于一种去除干蚀刻表面光阻微粒之方法，尤指一种针对一般半导体干蚀刻完成后表面附着微粒而影响后续干蚀刻完整性之问题下，为提供一种可在干蚀刻完成而未立即进行去除光阻之制程期间，另加入一道氧等离子处理步骤及一道离子水去除微粒之步骤，可藉该施加之氧等离子步骤，使附着之微粒的附着力降低，再以该离子水清除该等微粒，而达到有效去除表面微粒子之效果，据以可使后续蚀刻步骤不致受到微粒影响而衍生蚀刻缺陷者。
-
公开(公告)号：TW369684B
公开(公告)日：1999-09-11
申请号：TW085112624
申请日：1996-10-16
Applicant: 台灣積體電路製造股份有限公司
IPC: H01L
Abstract: 本發明係關於一種可降低半導體積體電路表面因覆蓋聚合物製程所造成漏電流之處理方法，尤指一種可改善晶片表面覆蓋聚合物(POLYIMIDE)及乾式蝕刻作業後，易導致兩相鄰焊墊(PAD)間漏電流增加之問題，亦即本發明主要為在進行聚合物之覆蓋及乾式蝕刻作業完成後，更在氮氣或大氣環境中進行約在250～400℃之熱處理步驟，即令兩相鄰焊墊間恢復至高阻抗狀態，達到防止兩相鄰焊墊間漏電流增加者。
Abstract in simplified Chinese: 本发明系关于一种可降低半导体集成电路表面因覆盖聚合物制程所造成漏电流之处理方法，尤指一种可改善芯片表面覆盖聚合物(POLYIMIDE)及干式蚀刻作业后，易导致两相邻焊垫(PAD)间漏电流增加之问题，亦即本发明主要为在进行聚合物之覆盖及干式蚀刻作业完成后，更在氮气或大气环境中进行约在250～400℃之热处理步骤，即令两相邻焊垫间恢复至高阻抗状态，达到防止两相邻焊垫间漏电流增加者。
-
公开(公告)号：TW330988B
公开(公告)日：1998-05-01
申请号：TW086104551
申请日：1997-04-09
Applicant: 台灣積體電路製造股份有限公司
IPC: G03F
Abstract: 本發明具有一利用光可穿透性材料所製成光罩基座，光罩基座上具有許多光罩圖案，光罩圖案將做為轉換至晶圓之圖案，此光罩圖案為利用導電且不透光之鉻金屬所組成，一薄之薄電薄膜覆蓋於光罩基座以及光罩圖案之上，此導電薄膜用來防止靜電之過度集中於圖案之尖角，例如導電薄膜為使用 10至 50埃之銀金屬，此厚度可以有效讓輻射光源通過而不會造成太多的衰減，以本發明之厚度約造成小於3％之衰減。
Abstract in simplified Chinese: 本发明具有一利用光可穿透性材料所制成光罩基座，光罩基座上具有许多光罩图案，光罩图案将做为转换至晶圆之图案，此光罩图案为利用导电且不透光之铬金属所组成，一薄之薄电薄膜覆盖于光罩基座以及光罩图案之上，此导电薄膜用来防止静电之过度集中于图案之尖角，例如导电薄膜为使用 10至 50埃之银金属，此厚度可以有效让辐射光源通过而不会造成太多的衰减，以本发明之厚度约造成小于3％之衰减。
-
Patent Agency Ranking
公开(公告)号：TW259888B
公开(公告)日：1995-10-11
申请号：TW084101972
申请日：1995-03-02
Applicant: 台灣積體電路製造股份有限公司
IPC: H01L
Abstract: 一種製造一半導體裝置於一矽半導體基底上之方法，包括形成一第一壓迫層在半導體基底上、形成一內導電層覆蓋在第一壓迫層之上、形成一第二壓迫層在內導電層之上、形成一金屬層間介電層次（ＩＭＤ）覆蓋在第二壓迫層上、圖形化及蝕刻一孔道開口穿過該金屬層間介電層及該第二壓迫層以曝露出一位在金屬內導電層表面之接觸區、及在一足以使金屬內導電層擠壓而進入至孔道之溫度下對裝置加熱。
Abstract in simplified Chinese: 一种制造一半导体设备于一硅半导体基底上之方法，包括形成一第一压迫层在半导体基底上、形成一内导电层覆盖在第一压迫层之上、形成一第二压迫层在内导电层之上、形成一金属层间介电层次（ＩＭＤ）覆盖在第二压迫层上、图形化及蚀刻一孔道开口穿过该金属层间介电层及该第二压迫层以曝露出一位在金属内导电层表面之接触区、及在一足以使金属内导电层挤压而进入至孔道之温度下对设备加热。
-
公开(公告)号：TW423090B
公开(公告)日：2001-02-21
申请号：TW088115861
申请日：1999-09-14
Applicant: 台灣積體電路製造股份有限公司
IPC: H01L
Abstract: 一種利用拉離試驗以測試晶圓薄膜黏著特性的方法。本發明利用標準化之測試晶片，並以環氧樹脂作為測試頭和測試晶片之間的黏著介面。首先將測試晶片放入鹽水中維持100℃的溫度煮3.5小時左右，此鹽水係在每200ml的純水中放入15公克的鹽。當測試晶片經過此預先處理步驟之後，接著將測試頭黏附環氧樹脂材料，並將其放入烤箱中以約150℃之溫度熱烤約3.5小時使其固化，然後進行拉離測試，最後再記錄量測數值而完成本發明。經由本發明之方法，則晶圓在製程階段即可早日發現問題並加以改善。
Abstract in simplified Chinese: 一种利用拉离试验以测试晶圆薄膜黏着特性的方法。本发明利用标准化之测试芯片，并以环氧树脂作为测试头和测试芯片之间的黏着界面。首先将测试芯片放入盐水中维持100℃的温度煮3.5小时左右，此盐水系在每200ml的纯水中放入15公克的盐。当测试芯片经过此预先处理步骤之后，接着将测试头黏附环氧树脂材料，并将其放入烤箱中以约150℃之温度热烤约3.5小时使其固化，然后进行拉离测试，最后再记录量测数值而完成本发明。经由本发明之方法，则晶圆在制程阶段即可早日发现问题并加以改善。
-
公开(公告)号：TW334172U
公开(公告)日：1998-06-11
申请号：TW086217005
申请日：1997-10-07
Applicant: 台灣積體電路製造股份有限公司
IPC: H01L
Abstract: 一種防止鉻膜圖案放電的改良光罩盒，係在光罩盒內部設有數個支撐架，用以懸高一光罩，光罩的置放方式是將鍍有鉻膜圖案之而朝下，平放於支撐架之上，藉由支撐架將光罩懸空架高至一預定高度，使光罩與盒子的上蓋部份具有一安全距離，使得在光罩盒上蓋聚集的靜電，不會在光罩的鉻膜圖案感應過強的感應電場，聚集過多的感應電荷，以至於產生放電效應，破壞光罩的鉻膜圖案。
Abstract in simplified Chinese: 一种防止铬膜图案放电的改良光罩盒，系在光罩盒内部设有数个支撑架，用以悬高一光罩，光罩的置放方式是将镀有铬膜图案之而朝下，平放于支撑架之上，借由支撑架将光罩悬空架高至一预定高度，使光罩与盒子的上盖部份具有一安全距离，使得在光罩盒上盖聚集的静电，不会在光罩的铬膜图案感应过强的感应电场，聚集过多的感应电荷，以至于产生放电效应，破坏光罩的铬膜图案。
-
公开(公告)号：TW328610B
公开(公告)日：1998-03-21
申请号：TW086111720
申请日：1997-08-14
Applicant: 台灣積體電路製造股份有限公司
Inventor： 趙應誠
IPC: H01L
Abstract: 一種監視電漿製程之電漿狀態的方法及裝置。使用頻譜偵測器 (12) 以偵測電漿製程所釋放之具特定波長輻射之強度。此頻譜偵測器之輸出經由取樣、過濾及正規化(normalized)後，以參數計算器 (20) 計算其強度變化率之參數(例如速度或加速度) 。此計算得到之參數再與預設臨界值比較。當計算得到之參數超過預設臨界值時，則顯示一錯誤狀況。
Abstract in simplified Chinese: 一种监视等离子制程之等离子状态的方法及设备。使用频谱侦测器 (12) 以侦测等离子制程所释放之具特定波长辐射之强度。此频谱侦测器之输出经由采样、过滤及范式(normalized)后，以参数计算器 (20) 计算其强度变化率之参数(例如速度或加速度) 。此计算得到之参数再与默认临界值比较。当计算得到之参数超过默认临界值时，则显示一错误状况。
-
公开(公告)号：TW296464B
公开(公告)日：1997-01-21
申请号：TW085101760
申请日：1996-02-13
Applicant: 台灣積體電路製造股份有限公司
IPC: H01L
Abstract: 本發明揭露了一種積體電路之切割線(Scribbed Line)的製造方法。藉著將半導體晶圓之切割線設計成為亮區(Clear)和暗區(Dark)交錯的棋盤型圖案(Chess board) ，可以將切割線跟晶粒區(Chip Area)之間高聳起伏的地形地勢變的較為緩和，以避免【切割線】跟【晶粒區】交界處之光阻厚度太薄，消弭了電漿蝕刻時薄膜線條斷線的問題。另一方面，亮區和暗區交錯的棋盤型圖案也增加了被蝕刻之薄膜的曝露面積 (Exposed Area)，使得蝕刻終點 (End-Point)被準確的偵測出來，提昇產品的良率。
Abstract in simplified Chinese: 本发明揭露了一种集成电路之切割线(Scribbed Line)的制造方法。借着将半导体晶圆之切割线设计成为亮区(Clear)和暗区(Dark)交错的棋盘型图案(Chess board) ，可以将切割线跟晶粒区(Chip Area)之间高耸起伏的地形地势变的较为缓和，以避免【切割线】跟【晶粒区】交界处之光阻厚度太薄，消弭了等离子蚀刻时薄膜线条断线的问题。另一方面，亮区和暗区交错的棋盘型图案也增加了被蚀刻之薄膜的曝露面积 (Exposed Area)，使得蚀刻终点 (End-Point)被准确的侦测出来，提升产品的良率。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.015 seconds)
