公开(公告)号：TW201818531A

公开(公告)日：2018-05-16

申请号：TW106121438

申请日：2017-06-27

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.

Inventor： 陳 建宏 ,  CHERN, CHAN-HONG ,  陳居富 ,  CHEN, CHU FU ,  蔡俊琳 ,  TSAI, CHUN LIN ,  陳昆龍 ,  CHEN, MARK ,  黃 敬源 ,  WONG, KING-YUEN ,  林明正 ,  LIN, MING-CHENG ,  劉賜斌 ,  LIU, TYSH-BIN

IPC: H01L25/065 ,  H01L29/778

Abstract: 一種半導體裝置包含一功率電晶體及一驅動電路。該驅動電路耦合至該功率電晶體且經組態以驅動該功率電晶體且包含第一級及第二級。該第二級耦合於該第一級與該功率電晶體之間。該第一級及該第二級之各者包含一對增強模式高電子遷移率電晶體(HEMT)。如此之建構降低該驅動電路之一靜止電流。

Abstract in simplified Chinese: 一种半导体设备包含一功率晶体管及一驱动电路。该驱动电路耦合至该功率晶体管且经组态以驱动该功率晶体管且包含第一级及第二级。该第二级耦合于该第一级与该功率晶体管之间。该第一级及该第二级之各者包含一对增强模式高电子迁移率晶体管(HEMT)。如此之建构降低该驱动电路之一静止电流。

公开(公告)号：TW202026607A

公开(公告)日：2020-07-16

申请号：TW108136045

申请日：2019-10-04

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 陳建宏 ,  CHERN, CHAN-HONG ,  陳昆龍 ,  CHEN, KUN-LUNG ,  蔡銘憲 ,  TSAI, MING-HSIEN

IPC: G01K7/16 ,  G01K7/00 ,  H02H5/04

Abstract: 一種具有溫度敏感元件的電路包括溫度敏感分壓器以及探測邏輯。所述溫度敏感分壓器包括溫度敏感電阻器以及第二電阻器，所述第二電阻器具有第一端子，所述第一端子耦合到所述溫度敏感電阻器的第一端子。在耦合到所述溫度敏感電阻器的所述第一端子的第一節點處產生溫度信號。探測邏輯耦合到所述第一節點以響應於所述溫度信號而產生探測信號。

Abstract in simplified Chinese: 一种具有温度敏感组件的电路包括温度敏感分压器以及探测逻辑。所述温度敏感分压器包括温度敏感电阻器以及第二电阻器，所述第二电阻器具有第一端子，所述第一端子耦合到所述温度敏感电阻器的第一端子。在耦合到所述温度敏感电阻器的所述第一端子的第一节点处产生温度信号。探测逻辑耦合到所述第一节点以响应于所述温度信号而产生探测信号。

公开(公告)号：TWI351075B

公开(公告)日：2011-10-21

申请号：TW095144654

申请日：2006-12-01

Applicant: 台灣積體電路製造股份有限公司

Inventor： 林宜經 ,  陳椿瑤 ,  王銓中 ,  伍壽國 ,  王中樞 ,  黃建華 ,  陳昆龍 ,  楊平

IPC: H01L

CPC classification number: H01L27/10897 ,  H01L27/0207 ,  H01L27/10852 ,  H01L27/10894

Abstract: 本發明主要係提供一種嵌入式記憶體，包含：一基底，具有複數個第一電晶體於一記憶胞陣列(cell array)區內、與複數個第二電晶體於一周邊區內；一第一介電層於上述基底上，上述第一介電層中嵌有複數個與上述第一電晶體電性連接的複數個第一與第二導體插塞(plug)；一第二介電層於上述第一介電層上，上述第二介電層包含複數個電容器開口，暴露上述第一導體插塞；以及複數個電容器至少部分嵌於上述電容器開口內，上述電容器包含複數個下電極板、一電容器介電層於上述下電極板上、與一共用的上電極板置於上述電容器介電層上，其中上述下電極板係分別置於上述電容器開口內、並分別電性連接上述第一導體插塞，上述共用的上電極板具有一上電極板開口，而暴露上述第二介電層，且上述共用的上電極板係為上述電容器所共用。

Abstract in simplified Chinese: 本发明主要系提供一种嵌入式内存，包含：一基底，具有复数个第一晶体管于一记忆胞数组(cell array)区内、与复数个第二晶体管于一周边区内；一第一介电层于上述基底上，上述第一介电层中嵌有复数个与上述第一晶体管电性连接的复数个第一与第二导体插塞(plug)；一第二介电层于上述第一介电层上，上述第二介电层包含复数个电容器开口，暴露上述第一导体插塞；以及复数个电容器至少部分嵌于上述电容器开口内，上述电容器包含复数个下电极板、一电容器介电层于上述下电极板上、与一共享的上电极板置于上述电容器介电层上，其中上述下电极板系分别置于上述电容器开口内、并分别电性连接上述第一导体插塞，上述共享的上电极板具有一上电极板开口，而暴露上述第二介电层，且上述共享的上电极板系为上述电容器所共享。

公开(公告)号：TW201834187A

公开(公告)日：2018-09-16

申请号：TW106113313

申请日：2017-04-20

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.

Inventor： 陳東村 ,  CHEN, TUNG-TSUN ,  黃睿政 ,  HUANG, JUI-CHENG ,  陳昆龍 ,  CHEN, KUN-LUNG ,  謝正祥 ,  HSIEH, CHENG-HSIANG

IPC: H01L23/58 ,  H01L23/36 ,  H01L21/48 ,  H01L21/56 ,  G01N27/414

Abstract: 本發明實施例係關於一種呈一同心環組態之晶片上加熱器，其具有加熱元件之間之不均勻間距，相較於圓形或方形加熱元件，該晶片上加熱器提供改良之徑向溫度均勻性及低功率消耗。晶片上加熱器適於與需要嚴格溫度控制之晶片上感測器整合且與其一起使用。

Abstract in simplified Chinese: 本发明实施例系关于一种呈一同心环组态之芯片上加热器，其具有加热组件之间之不均匀间距，相较于圆形或方形加热组件，该芯片上加热器提供改良之径向温度均匀性及低功率消耗。芯片上加热器适于与需要严格温度控制之芯片上传感器集成且与其一起使用。

公开(公告)号：TWI336082B

公开(公告)日：2011-01-11

申请号：TW096120725

申请日：2007-06-08

Applicant: 台灣積體電路製造股份有限公司

Inventor： 謝禎輝 ,  陳昆龍 ,  莊建祥 ,  古哥利

IPC: G11C

CPC classification number: G11C29/24 ,  G11C29/26 ,  G11C29/4401 ,  G11C29/802

Abstract: 本發明揭露一種用以提升記憶體裝置之可靠度之系統，該記憶體裝置中包括一或多個記憶體區塊，其中每一該等記憶體區塊具有一或多個主記憶體單元列以及一或多個備用記憶體單元列。至少一內建自我測試(BIST)單元係耦接至該等記憶體區塊，用以測試該等備用記憶體單元列以判斷其相對應之品質標準，並測試該等主記憶體單元列以辨別出未通過一既定品質標準之主記憶體單元列。至少一內建自我修復(BISR)單元係耦接至該內建自我測試單元，用以利用一具有一等於或高於該既定品質標準之品質標準的備用記憶體單元列取代故障之該主記憶體單元列。其中，該BIST單元重複地測試該等主記憶體單元列數次，並且於每一次使用一不同的品質標準測試。

Abstract in simplified Chinese: 本发明揭露一种用以提升内存设备之可靠度之系统，该内存设备中包括一或多个内存区块，其中每一该等内存区块具有一或多个主内存单元列以及一或多个备用内存单元列。至少一内置自我测试(BIST)单元系耦接至该等内存区块，用以测试该等备用内存单元列以判断其相对应之品质标准，并测试该等主内存单元列以辨别出未通过一既定品质标准之主内存单元列。至少一内置自我修复(BISR)单元系耦接至该内置自我测试单元，用以利用一具有一等于或高于该既定品质标准之品质标准的备用内存单元列取代故障之该主内存单元列。其中，该BIST单元重复地测试该等主内存单元列数次，并且于每一次使用一不同的品质标准测试。

公开(公告)号：TWI321841B

公开(公告)日：2010-03-11

申请号：TW095115249

申请日：2006-04-28

Applicant: 台灣積體電路製造股份有限公司

Inventor： 陳昆龍 ,  侯永清 ,  莊建祥 ,  吳裕群

IPC: H01L

Abstract: 一多專案晶圓上之一半導體電路、相關之電路設計以及一調適性系統。該半導體電路包含有至少一標準模組、至少一可重組模組以及至少一連接層。該標準模組具有驗證過之功能。可依據一預定設計，該可重組模組可以被程式化，且該標準模組以及該可重組模組可以相互連接。該可重組模組包含有至少一記憶模組以及一輸出入模組。

Abstract in simplified Chinese: 一多项目晶圆上之一半导体电路、相关之电路设计以及一调适性系统。该半导体电路包含有至少一标准模块、至少一可重组模块以及至少一连接层。该标准模块具有验证过之功能。可依据一预定设计，该可重组模块可以被进程化，且该标准模块以及该可重组模块可以相互连接。该可重组模块包含有至少一记忆模块以及一输出入模块。

公开(公告)号：TWI688210B

公开(公告)日：2020-03-11

申请号：TW107147338

申请日：2018-12-27

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 陳建宏 ,  CHERN, CHAN-HONG ,  陳昆龍 ,  CHEN, KUN-LUNG

IPC: H03K19/0185 ,  H03K17/14 ,  H03F1/30

公开(公告)号：TWI669802B

公开(公告)日：2019-08-21

申请号：TW106113313

申请日：2017-04-20

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.

Inventor： 陳東村 ,  CHEN, TUNG-TSUN ,  黃睿政 ,  HUANG, JUI-CHENG ,  陳昆龍 ,  CHEN, KUN-LUNG ,  謝正祥 ,  HSIEH, CHENG-HSIANG

IPC: H01L23/58 ,  H01L23/36 ,  H01L21/48 ,  H01L21/56 ,  G01N27/414

公开(公告)号：TW201812294A

公开(公告)日：2018-04-01

申请号：TW106115134

申请日：2017-05-08

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.

Inventor： 陳東村 ,  CHEN, TUNG-TSUN ,  楊健國 ,  YANG, CHIEN-KUO ,  黃睿政 ,  HUANG, JUI-CHENG ,  陳昆龍 ,  CHEN, MARK ,  廖大傳 ,  LIAO, TA-CHUAN ,  謝正祥 ,  HSIEH, CHENG-HSIANG

IPC: G01N27/414 ,  G01N33/68

CPC classification number: G01N27/4145 ,  G01N27/4148 ,  G01N33/54373 ,  H01L21/30604 ,  H01L21/31111 ,  H01L29/0649 ,  H01L29/0684 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/42356 ,  H01L29/4916

Abstract: 本發明的一些實施例提供生物感測器裝置及其形成方法。一腔室形成於一基板中且經構形以接納一或多個帶電分子。一電晶體形成於該基板中且包含在一側向方向上與該腔室空間分離之一源極區域、一汲極區域及一通道區域。該電晶體之一閘極放置於該腔室下方且延伸於該腔室與該源極區域、該汲極區域及該通道區域之間。該閘極之一電壓電位係基於該腔室中之該等帶電分子之一數目。

Abstract in simplified Chinese: 本发明的一些实施例提供生物传感器设备及其形成方法。一腔室形成于一基板中且经构形以接纳一或多个带电分子。一晶体管形成于该基板中且包含在一侧向方向上与该腔室空间分离之一源极区域、一汲极区域及一信道区域。该晶体管之一闸极放置于该腔室下方且延伸于该腔室与该源极区域、该汲极区域及该信道区域之间。该闸极之一电压电位系基于该腔室中之该等带电分子之一数目。

公开(公告)号：TWI348165B

公开(公告)日：2011-09-01

申请号：TW096131199

申请日：2007-08-23

Applicant: 台灣積體電路製造股份有限公司

Inventor： 王道平 ,  廖宏仁 ,  陳昆龍 ,  林永隆 ,  吳瑞仁 ,  陳炎輝

IPC: G11C

CPC classification number: G11C11/412 ,  G11C8/08 ,  G11C11/413 ,  G11C11/418

Abstract: 一種記憶體單元寫入系統及其寫入方法，適用於寫入耦接於互補之第一位元線和第二位元線之隨機存取記憶體單元，其方法包括施加第一正電壓於所選擇之隨機存取記憶體單元之一字元線上，提供第二正電壓在第一位元線上，提供第一負電壓在第二位元線上，施加第二負電壓在未選擇之隨機存取記憶體單元之複數字元線上使得隨機存取記憶體單元之寫入容限區間可以增加。

Abstract in simplified Chinese: 一种内存单元写入系统及其写入方法，适用于写入耦接于互补之第一比特线和第二比特线之随机存取内存单元，其方法包括施加第一正电压于所选择之随机存取内存单元之一字符在线，提供第二正电压在第一比特在线，提供第一负电压在第二比特在线，施加第二负电压在未选择之随机存取内存单元之复数字元在线使得随机存取内存单元之写入容限区间可以增加。