公开(公告)号：TWI323568B

公开(公告)日：2010-04-11

申请号：TW095134010

申请日：2006-09-14

Applicant: 台灣積體電路製造股份有限公司

Inventor： 鄒宗成 ,  黃建華

IPC: H03L ,  G05F

CPC classification number: H02M3/07

Abstract: 本發明係有關於一電荷泵(charge pump)系統。該系統包括：一個或複數個電荷泵元件，用以提供一輸出電壓；一環型振盪器，連接至上述電荷泵元件，並且提供一振盪器輸出；以及一多重準位偵測元件，用以偵測該輸出電壓，並且控制上述電荷泵元件以穩定該輸出電壓。 A method and system is disclosed for an improved charge pump system. The system comprises one or more charge pump devices for providing an output voltage, a ring oscillator coupled with the charge pump devices for providing an oscillator output, and a multiple level detection device for detecting the output voltage and controlling the charge pump for stabilizing the output voltage. 【創作特點】 本發明提供一電荷泵(charge pump)系統，該電荷泵系統使得其電荷泵電路輸出平整的電壓準位，以最佳化能量管理並且改善資料健全性。
根據本發明一實施例，一電荷泵系統包括：一個或複數個電荷泵元件，用以提供一輸出電壓；一環型振盪器，連接至上述電荷泵元件，並且提供一振盪器輸出；以及一多重準位偵測元件，用以偵測該輸出電壓，並且控制上述電荷泵元件以穩定該輸出電壓。
接下來的實施方式將列舉數個實施例，同時配合圖例詳細說明本發明之內容、操作方法、其他的功能、以及優點。

Abstract in simplified Chinese: 本发明系有关于一电荷泵(charge pump)系统。该系统包括：一个或复数个电荷泵组件，用以提供一输出电压；一环型振荡器，连接至上述电荷泵组件，并且提供一振荡器输出；以及一多重准位侦测组件，用以侦测该输出电压，并且控制上述电荷泵组件以稳定该输出电压。 A method and system is disclosed for an improved charge pump system. The system comprises one or more charge pump devices for providing an output voltage, a ring oscillator coupled with the charge pump devices for providing an oscillator output, and a multiple level detection device for detecting the output voltage and controlling the charge pump for stabilizing the output voltage. 【创作特点】 本发明提供一电荷泵(charge pump)系统，该电荷泵系统使得其电荷泵电路输出平整的电压准位，以最优化能量管理并且改善数据健全性。 根据本发明一实施例，一电荷泵系统包括：一个或复数个电荷泵组件，用以提供一输出电压；一环型振荡器，连接至上述电荷泵组件，并且提供一振荡器输出；以及一多重准位侦测组件，用以侦测该输出电压，并且控制上述电荷泵组件以稳定该输出电压。 接下来的实施方式将枚举数个实施例，同时配合图例详细说明本发明之内容、操作方法、其他的功能、以及优点。

公开(公告)号：TW527602B

公开(公告)日：2003-04-11

申请号：TW090124334

申请日：2001-10-02

Applicant: 台灣積體電路製造股份有限公司

Inventor： 黃建華 ,  高泰啓

IPC: G11C

Abstract: 一種用以感測動態隨機存取記憶體(Dynamic Random Access Memory；DRAM)內之電壓的系統及其應用，特別是應用在低電壓邏輯製程(Logic Process)的內嵌式(Embedded)動態隨機存取記憶體中，用以在低電壓運作時準確區分記憶胞中所儲存之電壓。藉配置適當的電晶體與內嵌式DRAM中的記憶胞網路電性連接，以及將參考電壓預充至運作電壓範圍之最高電壓值，當讀取記憶胞網路中的任一記憶胞時，同時啟動對應的電晶體，將參考電壓降低，藉以使得當記憶胞儲存“0”的數位訊號時，參考電壓比記憶胞電壓高，當記憶胞儲存“1”的數位訊號時，參考電壓比記憶胞電壓低，可使讀取儲存於內嵌式DRAM中的資料時，不容易受到洩漏電流的影響，解決低電壓邏輯製程的內嵌式DRAM於讀取資料時常出現錯亂的問題，進而提升讀取資料的準確度。

Abstract in simplified Chinese: 一种用以传感动态随机存取内存(Dynamic Random Access Memory；DRAM)内之电压的系统及其应用，特别是应用在低电压逻辑制程(Logic Process)的内嵌式(Embedded)动态随机存取内存中，用以在低电压运作时准确区分记忆胞中所存储之电压。藉配置适当的晶体管与内嵌式DRAM中的记忆胞网络电性连接，以及将参考电压预充至运作电压范围之最高电压值，当读取记忆胞网络中的任一记忆胞时，同时启动对应的晶体管，将参考电压降低，借以使得当记忆胞存储“0”的数码信号时，参考电压比记忆胞电压高，当记忆胞存储“1”的数码信号时，参考电压比记忆胞电压低，可使读取存储于内嵌式DRAM中的数据时，不容易受到泄漏电流的影响，解决低电压逻辑制程的内嵌式DRAM于读取数据时常出现错乱的问题，进而提升读取数据的准确度。

公开(公告)号：TWI478301B

公开(公告)日：2015-03-21

申请号：TW101145806

申请日：2012-12-06

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 詹孫戎 ,  JAN, SUN RONG ,  葉哲宇 ,  YEH, CHE YU ,  劉致為 ,  LIU, CHEE WEE ,  黃建華 ,  HUANG, CHIEN HUA ,  許炳堅 ,  SHEU, BING J.

IPC: H01L23/48

CPC classification number: H01L23/481 ,  H01L2924/0002 ,  H01L2924/00

公开(公告)号：TW201336029A

公开(公告)日：2013-09-01

申请号：TW101145806

申请日：2012-12-06

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 詹孫戎 ,  JAN, SUN RONG ,  葉哲宇 ,  YEH, CHE YU ,  劉致為 ,  LIU, CHEE WEE ,  黃建華 ,  HUANG, CHIEN HUA ,  許炳堅 ,  SHEU, BING J.

IPC: H01L23/48

CPC classification number: H01L23/481 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本發明提供的半導體元件包含基底，具有第一側和第二側，其中複數個主動電路鄰接基底的第一側形成，以及複數個貫穿矽導通孔排列成多邊形的形狀，並且從第一側延伸至第二側，其中多邊形的形狀具有六個以上的邊，且其中每一個貫穿矽導通孔放置在多邊形的一相對應的頂點。

Abstract in simplified Chinese: 本发明提供的半导体组件包含基底，具有第一侧和第二侧，其中复数个主动电路邻接基底的第一侧形成，以及复数个贯穿硅导通孔排列成多边形的形状，并且从第一侧延伸至第二侧，其中多边形的形状具有六个以上的边，且其中每一个贯穿硅导通孔放置在多边形的一相对应的顶点。

公开(公告)号：TWI351075B

公开(公告)日：2011-10-21

申请号：TW095144654

申请日：2006-12-01

Applicant: 台灣積體電路製造股份有限公司

Inventor： 林宜經 ,  陳椿瑤 ,  王銓中 ,  伍壽國 ,  王中樞 ,  黃建華 ,  陳昆龍 ,  楊平

IPC: H01L

CPC classification number: H01L27/10897 ,  H01L27/0207 ,  H01L27/10852 ,  H01L27/10894

Abstract: 本發明主要係提供一種嵌入式記憶體，包含：一基底，具有複數個第一電晶體於一記憶胞陣列(cell array)區內、與複數個第二電晶體於一周邊區內；一第一介電層於上述基底上，上述第一介電層中嵌有複數個與上述第一電晶體電性連接的複數個第一與第二導體插塞(plug)；一第二介電層於上述第一介電層上，上述第二介電層包含複數個電容器開口，暴露上述第一導體插塞；以及複數個電容器至少部分嵌於上述電容器開口內，上述電容器包含複數個下電極板、一電容器介電層於上述下電極板上、與一共用的上電極板置於上述電容器介電層上，其中上述下電極板係分別置於上述電容器開口內、並分別電性連接上述第一導體插塞，上述共用的上電極板具有一上電極板開口，而暴露上述第二介電層，且上述共用的上電極板係為上述電容器所共用。

Abstract in simplified Chinese: 本发明主要系提供一种嵌入式内存，包含：一基底，具有复数个第一晶体管于一记忆胞数组(cell array)区内、与复数个第二晶体管于一周边区内；一第一介电层于上述基底上，上述第一介电层中嵌有复数个与上述第一晶体管电性连接的复数个第一与第二导体插塞(plug)；一第二介电层于上述第一介电层上，上述第二介电层包含复数个电容器开口，暴露上述第一导体插塞；以及复数个电容器至少部分嵌于上述电容器开口内，上述电容器包含复数个下电极板、一电容器介电层于上述下电极板上、与一共享的上电极板置于上述电容器介电层上，其中上述下电极板系分别置于上述电容器开口内、并分别电性连接上述第一导体插塞，上述共享的上电极板具有一上电极板开口，而暴露上述第二介电层，且上述共享的上电极板系为上述电容器所共享。