公开(公告)号：TWI351075B

公开(公告)日：2011-10-21

申请号：TW095144654

申请日：2006-12-01

Applicant: 台灣積體電路製造股份有限公司

Inventor： 林宜經 ,  陳椿瑤 ,  王銓中 ,  伍壽國 ,  王中樞 ,  黃建華 ,  陳昆龍 ,  楊平

IPC: H01L

CPC classification number: H01L27/10897 ,  H01L27/0207 ,  H01L27/10852 ,  H01L27/10894

Abstract: 本發明主要係提供一種嵌入式記憶體，包含：一基底，具有複數個第一電晶體於一記憶胞陣列(cell array)區內、與複數個第二電晶體於一周邊區內；一第一介電層於上述基底上，上述第一介電層中嵌有複數個與上述第一電晶體電性連接的複數個第一與第二導體插塞(plug)；一第二介電層於上述第一介電層上，上述第二介電層包含複數個電容器開口，暴露上述第一導體插塞；以及複數個電容器至少部分嵌於上述電容器開口內，上述電容器包含複數個下電極板、一電容器介電層於上述下電極板上、與一共用的上電極板置於上述電容器介電層上，其中上述下電極板係分別置於上述電容器開口內、並分別電性連接上述第一導體插塞，上述共用的上電極板具有一上電極板開口，而暴露上述第二介電層，且上述共用的上電極板係為上述電容器所共用。

Abstract in simplified Chinese: 本发明主要系提供一种嵌入式内存，包含：一基底，具有复数个第一晶体管于一记忆胞数组(cell array)区内、与复数个第二晶体管于一周边区内；一第一介电层于上述基底上，上述第一介电层中嵌有复数个与上述第一晶体管电性连接的复数个第一与第二导体插塞(plug)；一第二介电层于上述第一介电层上，上述第二介电层包含复数个电容器开口，暴露上述第一导体插塞；以及复数个电容器至少部分嵌于上述电容器开口内，上述电容器包含复数个下电极板、一电容器介电层于上述下电极板上、与一共享的上电极板置于上述电容器介电层上，其中上述下电极板系分别置于上述电容器开口内、并分别电性连接上述第一导体插塞，上述共享的上电极板具有一上电极板开口，而暴露上述第二介电层，且上述共享的上电极板系为上述电容器所共享。

公开(公告)号：TWI358817B

公开(公告)日：2012-02-21

申请号：TW095145327

申请日：2006-12-06

Applicant: 台灣積體電路製造股份有限公司

Inventor： 涂國基 ,  陳椿瑤

IPC: H01L

CPC classification number: H01L28/91 ,  H01L28/55

Abstract: 本發明提供一種半導體元件。此半導體元件包括一具有陣列區及去耦合區的基板，一第一介電層設置於該基板上，一第二介電層設置在該第一介電層上，複數個主動區形成在陣列區的第一介電層，一第一電容器形成於陣列區的第二介電層，一第二電容器形成於去耦合區的第二介電層，且一第一插塞形成陣列區的第一介電層中，電性連接主動元件及第一電容器。此外，本發明另提供形成此半導體元件的形成方法。

Abstract in simplified Chinese: 本发明提供一种半导体组件。此半导体组件包括一具有数组区及去耦合区的基板，一第一介电层设置于该基板上，一第二介电层设置在该第一介电层上，复数个主动区形成在数组区的第一介电层，一第一电容器形成于数组区的第二介电层，一第二电容器形成于去耦合区的第二介电层，且一第一插塞形成数组区的第一介电层中，电性连接主动组件及第一电容器。此外，本发明另提供形成此半导体组件的形成方法。

公开(公告)号：TW550755B

公开(公告)日：2003-09-01

申请号：TW091119606

申请日：2002-08-28

Applicant: 台灣積體電路製造股份有限公司

Inventor： 涂國基 ,  杜友倫 ,  林天祿 ,  陳椿瑤

IPC: H01L

Abstract: 一種隔離於閘極和電容之間隙壁的製作方法，此方法之步驟如下：在基材上形成淺溝絕緣區，且在其上依序形成一墊氧化層、一蝕刻停止層和第一氧化層，向下蝕刻出一凹陷區域，沉積第一導體層共形於該凹陷內壁，移除第一氧化層及蝕刻停止層，並依序形成介電層、第二導體層、第一氮化矽層、氮氧化矽層覆蓋在淺溝絕緣區及主動區上，在該主動區上向下蝕刻到墊氧化層，依序形成第二氮化矽層和第二氧化層，先蝕刻第二氧化層，再蝕刻第二氮化矽層最後形成氮化矽和氧化層組合而成的間隙壁。

Abstract in simplified Chinese: 一种隔离于闸极和电容之间隙壁的制作方法，此方法之步骤如下：在基材上形成浅沟绝缘区，且在其上依序形成一垫氧化层、一蚀刻停止层和第一氧化层，向下蚀刻出一凹陷区域，沉积第一导体层共形于该凹陷内壁，移除第一氧化层及蚀刻停止层，并依序形成介电层、第二导体层、第一氮化硅层、氮氧化硅层覆盖在浅沟绝缘区及主动区上，在该主动区上向下蚀刻到垫氧化层，依序形成第二氮化硅层和第二氧化层，先蚀刻第二氧化层，再蚀刻第二氮化硅层最后形成氮化硅和氧化层组合而成的间隙壁。

公开(公告)号：TWI338926B

公开(公告)日：2011-03-11

申请号：TW096103206

申请日：2007-01-29

Applicant: 台灣積體電路製造股份有限公司

Inventor： 涂國基 ,  沈載勳 ,  陳椿瑤

IPC: H01L

CPC classification number: H01L27/10873 ,  H01L27/10885 ,  H01L29/1037 ,  H01L29/66636 ,  H01L29/66787 ,  H01L29/7835

Abstract: 本發明提供了一種半導體裝置之製造方法，包括：提供一基板；於該基板內形成一凹陷區與一非凹陷區，該凹陷區具有位於該凹陷區之對應側之一第一側與一第二側；於該基板上形成一第一電晶體，該第一電晶體係沿該凹陷區之第一側而設置且具有一第一源極/汲極區以及一第二源極/汲極區，該第一源極/汲極區係位於該凹陷區內，而該第二源極/汲極區係位於該非凹陷區內；以及形成一位元線與一第一儲存裝置，分別耦接於該第一源極/汲極區與該第二源極/汲極區。本發明亦提供了一種動態隨機存取記憶體之製造方法。

Abstract in simplified Chinese: 本发明提供了一种半导体设备之制造方法，包括：提供一基板；于该基板内形成一凹陷区与一非凹陷区，该凹陷区具有位于该凹陷区之对应侧之一第一侧与一第二侧；于该基板上形成一第一晶体管，该第一晶体管系沿该凹陷区之第一侧而设置且具有一第一源极/汲极区以及一第二源极/汲极区，该第一源极/汲极区系位于该凹陷区内，而该第二源极/汲极区系位于该非凹陷区内；以及形成一比特线与一第一存储设备，分别耦接于该第一源极/汲极区与该第二源极/汲极区。本发明亦提供了一种动态随机存取内存之制造方法。

公开(公告)号：TW556309B

公开(公告)日：2003-10-01

申请号：TW091116291

申请日：2002-07-22

Applicant: 台灣積體電路製造股份有限公司

Inventor： 白志陽 ,  涂國基 ,  張中瑋 ,  蔡嘉雄 ,  陳椿瑤

IPC: H01L

Abstract: 本發明揭示一種形成犧牲氧化層之方法。首先，提供一基底，此基底上形成有一第一氧化層。接著，去除第一氧化層，以露出基底表面。藉由浸漬法在基底表面形成一第二氧化層，以作為一犧牲氧化層，其中使用含臭氧純水溶液作為第一浸漬溶液。隨後，去除第二氧化層，以露出基底表面。最後，在基底表面形成一第三氧化層以作為閘極氧化層。

Abstract in simplified Chinese: 本发明揭示一种形成牺牲氧化层之方法。首先，提供一基底，此基底上形成有一第一氧化层。接着，去除第一氧化层，以露出基底表面。借由浸渍法在基底表面形成一第二氧化层，以作为一牺牲氧化层，其中使用含臭氧纯水溶液作为第一浸渍溶液。随后，去除第二氧化层，以露出基底表面。最后，在基底表面形成一第三氧化层以作为闸极氧化层。

公开(公告)号：TW536812B

公开(公告)日：2003-06-11

申请号：TW091112448

申请日：2002-06-07

Applicant: 台灣積體電路製造股份有限公司

Inventor： 涂國基 ,  陳椿瑤 ,  朱惠祺

IPC: H01L

Abstract: 一種動態隨機存取記憶體(Dynamic Random Access Memory；Embedded DRAM)之結構及其製造方法，係關於利用金屬-絕緣層-金屬(Metal-Insulator-Metal；MIM)之方法來製作動態隨機存取記憶體之電容(Capacitor)結構，其特徵在於形成電容之點接觸(Node Contact)後，先製作電容之位元線接觸(Bit-Line Contact)，再製作電容及上電極板(Top Electrode Plate)，因此不僅降低動態隨機存取記憶體之高度，亦減少位元線接觸窗之蝕刻深度。再者，所使用之上電極板係為自行對準式(Self-Aligned)，即上電極板與電容等寬度，因此可以獲得更多的電容。本發明避免習知技術中內崁式動態隨機存取記憶體需要有相當的高度以確保有足夠的電容來儲存電荷的缺點，並避免習知技術在製作位元線接觸窗時，蝕刻高深寬比(High Aspect Ratio；HAR)開口及將金屬填入高深寬比開口之困難，更避免習知技術在定義上電極板及位元線接觸窗時，兩者曝光的光罩容易產生重疊的區域，而使得兩者的大小均受到限制。

Abstract in simplified Chinese: 一种动态随机存取内存(Dynamic Random Access Memory；Embedded DRAM)之结构及其制造方法，系关于利用金属-绝缘层-金属(Metal-Insulator-Metal；MIM)之方法来制作动态随机存取内存之电容(Capacitor)结构，其特征在于形成电容之点接触(Node Contact)后，先制作电容之比特线接触(Bit-Line Contact)，再制作电容及上电极板(Top Electrode Plate)，因此不仅降低动态随机存取内存之高度，亦减少比特线接触窗之蚀刻深度。再者，所使用之上电极板系为自行对准式(Self-Aligned)，即上电极板与电容等宽度，因此可以获得更多的电容。本发明避免习知技术中内崁式动态随机存取内存需要有相当的高度以确保有足够的电容来存储电荷的缺点，并避免习知技术在制作比特线接触窗时，蚀刻高深宽比(High Aspect Ratio；HAR)开口及将金属填入高深宽比开口之困难，更避免习知技术在定义上电极板及比特线接触窗时，两者曝光的光罩容易产生重叠的区域，而使得两者的大小均受到限制。