利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

6 条记录 (耗时 0.018 秒)

    半導體裝置的形成方法
    1.
    发明专利
    半導體裝置的形成方法 审中-公开
    半导体设备的形成方法

    公开(公告)号：TW201803020A

    公开(公告)日：2018-01-16

    申请号：TW106114254

    申请日：2017-04-28

    申请人： 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

    发明人： 羅元彥 ,  LO, YUAN YEN ,  王之妤 ,  WANG, JHIH YU ,  陳俊華 ,  CHEN, JHUN HUA ,  謝弘璋 ,  HSIEH, HUNG CHANG

    IPC分类号： H01L21/768

    CPC分类号： H01L21/823475 ,  H01L21/30604 ,  H01L21/3085 ,  H01L21/76895 ,  H01L21/823468 ,  H01L21/823481 ,  H01L23/535 ,  H01L27/088 ,  H01L29/66545 ,  H01L29/66553

    摘要： 方法包括沉積蝕刻停止層於基板上；圖案化蝕刻停止層，使圖案化的蝕刻停止層覆蓋第一區的基板，且圖案化的蝕刻停止層的開口露出第二區的基板；沉積第一介電層於第一區中的蝕刻停止層上以及第二區中的基板上；圖案化第一介電層，以形成第一溝槽穿過第一區中的第一介電層，且第一溝槽露出蝕刻停止層；形成金屬結構於第一溝槽中；沉積第二介電層於第一區中的金屬結構上以及第二區中的第一介電層上；以及進行圖案化製程，以形成第二溝槽穿過第一區中的第二介電層，並形成第三溝槽穿過第二區中的第二介電層與第一介電層。

    简体摘要： 方法包括沉积蚀刻停止层于基板上；图案化蚀刻停止层，使图案化的蚀刻停止层覆盖第一区的基板，且图案化的蚀刻停止层的开口露出第二区的基板；沉积第一介电层于第一区中的蚀刻停止层上以及第二区中的基板上；图案化第一介电层，以形成第一沟槽穿过第一区中的第一介电层，且第一沟槽露出蚀刻停止层；形成金属结构于第一沟槽中；沉积第二介电层于第一区中的金属结构上以及第二区中的第一介电层上；以及进行图案化制程，以形成第二沟槽穿过第一区中的第二介电层，并形成第三沟槽穿过第二区中的第二介电层与第一介电层。

    半導體裝置及其製造方法
    5.
    发明专利
    半導體裝置及其製造方法 审中-公开
    半导体设备及其制造方法

    公开(公告)号：TW201616641A

    公开(公告)日：2016-05-01

    申请号：TW104134912

    申请日：2015-10-23

    申请人： 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

    发明人： 郭明誌 ,  KUO, MING JHIH ,  林育賢 ,  LIN, YU HSIEN ,  謝弘璋 ,  HSIEH, HUNG CHANG ,  陳俊華 ,  CHEN, JHUN HUA

    IPC分类号： H01L27/12 ,  H01L29/10 ,  H01L29/78

    CPC分类号： H01L21/823475 ,  H01L21/76829 ,  H01L21/76895 ,  H01L21/76897 ,  H01L21/823468 ,  H01L27/088 ,  H01L29/165 ,  H01L29/517 ,  H01L29/6656 ,  H01L29/66636

    摘要： 本內容揭露一種半導體裝置的製造方法，包含形成閘極結構於基板之上，此閘極結構包含第一硬罩幕層。此方法還包含形成源極/汲極特徵在鄰近於閘極結構的基板之中；以及形成沿著閘極結構之側壁的側壁間隔物，此側壁間隔物在其上部具有背離閘極結構的外邊緣。此方法更包含形成沿著閘極結構之側壁和側壁間隔物之外邊緣的第二間隔物；形成介電層於閘極結構之上；以及形成溝渠，此溝渠延伸穿越介電層以暴露源極/汲極特徵，與此同時，閘極結構則由第一硬罩幕、側壁間隔物及第二間隔物所保護。此方法另外包含形成接點於溝渠之中。

    简体摘要： 本内容揭露一种半导体设备的制造方法，包含形成闸极结构于基板之上，此闸极结构包含第一硬罩幕层。此方法还包含形成源极/汲极特征在邻近于闸极结构的基板之中；以及形成沿着闸极结构之侧壁的侧壁间隔物，此侧壁间隔物在其上部具有背离闸极结构的外边缘。此方法更包含形成沿着闸极结构之侧壁和侧壁间隔物之外边缘的第二间隔物；形成介电层于闸极结构之上；以及形成沟渠，此沟渠延伸穿越介电层以暴露源极/汲极特征，与此同时，闸极结构则由第一硬罩幕、侧壁间隔物及第二间隔物所保护。此方法另外包含形成接点于沟渠之中。

    利用假導孔的金屬鑲嵌製程 DUMMY VIAS FOR DAMASCENE PROCESS
    6.
    发明专利
    利用假導孔的金屬鑲嵌製程 DUMMY VIAS FOR DAMASCENE PROCESS 有权
    利用假导孔的金属镶嵌制程 DUMMY VIAS FOR DAMASCENE PROCESS

    公开(公告)号：TWI329908B

    公开(公告)日：2010-09-01

    申请号：TW096103589

    申请日：2007-01-31

    申请人： 台灣積體電路製造股份有限公司

    发明人： 陳桂順 ,  林進祥 ,  張尚文 ,  林嘉祺 ,  賴建文 ,  陳俊華

    IPC分类号： H01L

    CPC分类号： H01L21/76811 ,  H01L21/76807 ,  H01L21/76813 ,  H01L21/7684 ,  H01L23/522 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

    摘要： 一種製造一積體電路的方法，包含：在一基材上形成一低介電常數(低k)絕緣層，低k絕緣層包括或鄰近於一複數導電特徵。圖案化低k絕緣層以形成溝渠；圖案化低k絕緣層以形成以形成導電導孔和假導孔，其中導電導孔中的每一個都與複數導電特徵中的至少一個及溝渠中的至少一個對準，並且些假導孔中的每一個都位於複數導電特徵上方一距離處；使用一種或多種導電材料填充些溝渠、導電導孔和假導孔；然後平坦化導電材料。

    简体摘要： 一种制造一集成电路的方法，包含：在一基材上形成一低介电常数(低k)绝缘层，低k绝缘层包括或邻近于一复数导电特征。图案化低k绝缘层以形成沟渠；图案化低k绝缘层以形成以形成导电导孔和假导孔，其中导电导孔中的每一个都与复数导电特征中的至少一个及沟渠中的至少一个对准，并且些假导孔中的每一个都位于复数导电特征上方一距离处；使用一种或多种导电材料填充些沟渠、导电导孔和假导孔；然后平坦化导电材料。