公开(公告)号：TWI653727B

公开(公告)日：2019-03-11

申请号：TW106114029

申请日：2017-04-27

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 陳俠威 ,  CHEN, HSIA-WEI ,  張至揚 ,  CHANG, CHIH-YANG ,  楊晉杰 ,  YANG, CHIN-CHIEH ,  楊仁盛 ,  YANG, JEN-SHENG ,  涂國基 ,  TU, KUO-CHI ,  朱文定 ,  CHU, WEN-TING ,  廖鈺文 ,  LIAO, YU-WEN

IPC: H01L23/522 ,  H01L23/528 ,  H01L27/24 ,  H01L45/00

公开(公告)号：TW201911482A

公开(公告)日：2019-03-16

申请号：TW106135866

申请日：2017-10-19

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 陳俠威 ,  CHEN, HSIA-WEI ,  朱文定 ,  CHU, WEN-TING ,  廖鈺文 ,  LIAO, YU-WEN

IPC: H01L21/8239 ,  H05K3/46

Abstract: 有關於一種包括位於同質底部電極通孔（BEVA）頂表面上的記憶體胞元的積體電路的各種實施例。在一些實施例中，積體電路包括導電導線、通孔介電層、通孔、及記憶體胞元。通孔介電層上覆於導電導線上。通孔穿過通孔介電層延伸至導電導線，且具有第一側壁、第二側壁、及頂表面。通孔的第一側壁及第二側壁分別位於通孔的相對兩側上，並直接接觸通孔介電層的側壁。通孔的頂表面是同質且實質上平整。此外，通孔的頂表面自通孔的第一側壁橫向延伸至通孔的第二側壁。記憶體胞元直接位於通孔的頂表面上。

Abstract in simplified Chinese: 有关于一种包括位于同质底部电极通孔（BEVA）顶表面上的内存胞元的集成电路的各种实施例。在一些实施例中，集成电路包括导电导线、通孔介电层、通孔、及内存胞元。通孔介电层上覆于导电导在线。通孔穿过通孔介电层延伸至导电导线，且具有第一侧壁、第二侧壁、及顶表面。通孔的第一侧壁及第二侧壁分别位于通孔的相对两侧上，并直接接触通孔介电层的侧壁。通孔的顶表面是同质且实质上平整。此外，通孔的顶表面自通孔的第一侧壁横向延伸至通孔的第二侧壁。内存胞元直接位于通孔的顶表面上。

公开(公告)号：TWI683419B

公开(公告)日：2020-01-21

申请号：TW107106202

申请日：2018-02-23

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 陳俠威 ,  CHEN, HSIA-WEI ,  張至揚 ,  CHANG, CHIH-YANG ,  楊晉杰 ,  YANG, CHIN-CHIEH ,  楊仁盛 ,  YANG, JEN-SHENG ,  石昇弘 ,  SHIH, SHENG-HUNG ,  蕭棟升 ,  HSIAO, TUNG-SHENG ,  朱文定 ,  CHU, WEN-TING ,  廖鈺文 ,  LIAO, YU-WEN ,  陳奕靜 ,  CHEN, I-CHING

IPC: H01L27/115

公开(公告)号：TWI665762B

公开(公告)日：2019-07-11

申请号：TW106135866

申请日：2017-10-19

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 陳俠威 ,  CHEN, HSIA-WEI ,  朱文定 ,  CHU, WEN-TING ,  廖鈺文 ,  LIAO, YU-WEN

IPC: H01L21/8239 ,  H05K3/46

公开(公告)号：TW201806117A

公开(公告)日：2018-02-16

申请号：TW106114029

申请日：2017-04-27

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 陳俠威 ,  CHEN, HSIA-WEI ,  張至揚 ,  CHANG, CHIH-YANG ,  楊晉杰 ,  YANG, CHIN-CHIEH ,  楊仁盛 ,  YANG, JEN-SHENG ,  涂國基 ,  TU, KUO-CHI ,  朱文定 ,  CHU, WEN-TING ,  廖鈺文 ,  LIAO, YU-WEN

IPC: H01L23/522 ,  H01L23/528 ,  H01L27/24 ,  H01L45/00

CPC classification number: H01L27/2463 ,  H01L23/5226 ,  H01L23/528 ,  H01L27/2436 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1608 ,  H01L45/1675

Abstract: 一種積體電路及其形成方法，積體電路具有與電阻式隨機存取記憶體元件的上電極接觸的內連導線。在某些實施例中，積體電路包括電阻式隨機存取記憶體元件，且電阻式隨機存取記憶體元件具有配置於下電極與上電極之間的資料儲存介電層。內連導線接觸上電極的上表面，且內連介層窗排列於內連導線上。內連介層窗自內連導線的一或多個最外側壁往內退縮。內連導線具有能在內連導線與上電極之間提供良好電性連接的相對大的尺寸，藉此增大電阻式隨機存取記憶體元件的製程裕度。

Abstract in simplified Chinese: 一种集成电路及其形成方法，集成电路具有与电阻式随机存取内存组件的上电极接触的内连导线。在某些实施例中，集成电路包括电阻式随机存取内存组件，且电阻式随机存取内存组件具有配置于下电极与上电极之间的数据存储介电层。内连导线接触上电极的上表面，且内连介层窗排列于内连导在线。内连介层窗自内连导线的一或多个最外侧壁往内退缩。内连导线具有能在内连导线与上电极之间提供良好电性连接的相对大的尺寸，借此增大电阻式随机存取内存组件的制程裕度。