-
公开(公告)号：TW201904022A
公开(公告)日：2019-01-16
申请号：TW106137651
申请日：2017-10-31
Inventor： 楊仁盛 , YANG, JEN SHENG , 朱文定 , CHU, WEN TING , 張至揚 , CHANG, CHIH YANG , 楊晉杰 , YANG, CHIN CHIEH , 涂國基 , TU, KUO CHI , 石昇弘 , SHIH, SHENG HUNG , 廖鈺文 , LIAO, YU WEN , 陳俠威 , CHEN, HSIA WEI , 陳奕靜 , CHEN, I CHING
IPC: H01L27/105 , H01L21/76
Abstract: 一半導體裝置包含金屬間介電層、記憶單元、儲存單元、電晶體和介電層。記憶單元包含位在金屬間介電層頂表面的金屬-絕緣體-金屬(metal-insulator-metal，MIM)結構。電晶體位於金屬間介電層的下方。介電層在電晶體上延伸並沿著金屬介電層的頂表面延伸。介電層自金屬-絕緣體-金屬結構分離。
Abstract in simplified Chinese: 一半导体设备包含金属间介电层、记忆单元、存储单元、晶体管和介电层。记忆单元包含位在金属间介电层顶表面的金属-绝缘体-金属(metal-insulator-metal，MIM)结构。晶体管位于金属间介电层的下方。介电层在晶体管上延伸并沿着金属介电层的顶表面延伸。介电层自金属-绝缘体-金属结构分离。
-
公开(公告)号：TW201724218A
公开(公告)日：2017-07-01
申请号：TW105140791
申请日：2016-12-09
Inventor： 吳偉成 , WU, WEI-CHENG , 陳奕靜 , CHEN, I-CHING
IPC: H01L21/28 , H01L29/12 , H01L29/51 , H01L29/792
CPC classification number: H01L27/1157 , H01L21/28282 , H01L21/32115 , H01L21/32133 , H01L27/11573 , H01L29/4234 , H01L29/4916 , H01L29/495 , H01L29/4966 , H01L29/517 , H01L29/66545
Abstract: 本發明實施例提供一種使用高介電常數金屬閘極（HKMG）技術且具有嵌式矽-氧化物-氮化物-氧化物-矽（SONOS）記憶胞的積體電路（IC）。邏輯裝置排列於半導體基底上且包括邏輯閘極。邏輯閘極排列於高介電常數介電層內。記憶胞排列於半導體基底上且包括在橫向上彼此鄰近的控制電晶體與選擇電晶體。控制電晶體及選擇電晶體分別包括控制閘極及選擇閘極。控制電晶體更包括下伏控制閘極的電荷陷獲層。控制閘極及選擇閘極是第一材料且邏輯閘極是第二材料。本發明實施例亦提供一種製造所述積體電路的高介電常數最後形成方法。
Abstract in simplified Chinese: 本发明实施例提供一种使用高介电常数金属闸极（HKMG）技术且具有嵌式硅-氧化物-氮化物-氧化物-硅（SONOS）记忆胞的集成电路（IC）。逻辑设备排列于半导体基底上且包括逻辑门极。逻辑门极排列于高介电常数介电层内。记忆胞排列于半导体基底上且包括在横向上彼此邻近的控制晶体管与选择晶体管。控制晶体管及选择晶体管分别包括控制闸极及选择闸极。控制晶体管更包括下伏控制闸极的电荷陷获层。控制闸极及选择闸极是第一材料且逻辑门极是第二材料。本发明实施例亦提供一种制造所述集成电路的高介电常数最后形成方法。
-
公开(公告)号：TWI683419B
公开(公告)日：2020-01-21
申请号：TW107106202
申请日：2018-02-23
Inventor： 陳俠威 , CHEN, HSIA-WEI , 張至揚 , CHANG, CHIH-YANG , 楊晉杰 , YANG, CHIN-CHIEH , 楊仁盛 , YANG, JEN-SHENG , 石昇弘 , SHIH, SHENG-HUNG , 蕭棟升 , HSIAO, TUNG-SHENG , 朱文定 , CHU, WEN-TING , 廖鈺文 , LIAO, YU-WEN , 陳奕靜 , CHEN, I-CHING
IPC: H01L27/115
-
公开(公告)号：TW201724219A
公开(公告)日：2017-07-01
申请号：TW105141158
申请日：2016-12-13
Inventor： 吳偉成 , WU, WEI-CHENG , 陳奕靜 , CHEN, I-CHING
IPC: H01L21/28 , H01L29/51 , H01L29/792
CPC classification number: H01L27/1157 , H01L21/28282 , H01L21/32115 , H01L21/32133 , H01L27/11573 , H01L29/4234 , H01L29/4916 , H01L29/495 , H01L29/4966 , H01L29/513 , H01L29/517 , H01L29/518 , H01L29/66545 , H03K19/08
Abstract: 一種使用高介電值（高k值）金屬閘極（HKMG）技術且具有嵌式金屬-氧化物-氮化物-氧化物-矽（MONOS）記憶胞的積體電路（IC）。邏輯裝置設置於半導體基底上，且包括邏輯閘極。記憶胞設置於半導體基底上，且包括在橫向上彼此鄰近的控制電晶體與選擇電晶體。控制電晶體及選擇電晶體分別包括控制閘極及選擇閘極，且控制電晶體更包括位於控制閘極下方的電荷陷獲層。邏輯閘極、及控制閘極與選擇閘極中的一者或兩者是金屬，且排列於各自的高k值介電層內。本發明亦提供一種製造所述積體電路的最後高k值方法。
Abstract in simplified Chinese: 一种使用高介电值（高k值）金属闸极（HKMG）技术且具有嵌式金属-氧化物-氮化物-氧化物-硅（MONOS）记忆胞的集成电路（IC）。逻辑设备设置于半导体基底上，且包括逻辑门极。记忆胞设置于半导体基底上，且包括在横向上彼此邻近的控制晶体管与选择晶体管。控制晶体管及选择晶体管分别包括控制闸极及选择闸极，且控制晶体管更包括位于控制闸极下方的电荷陷获层。逻辑门极、及控制闸极与选择闸极中的一者或两者是金属，且排列于各自的高k值介电层内。本发明亦提供一种制造所述集成电路的最后高k值方法。
-
-
-
Search Results
4
records
(took 0.015 seconds)
