-
公开(公告)号：TWI509686B
公开(公告)日：2015-11-21
申请号：TW102134693
申请日：2013-09-26
发明人： 陳昭雄 , CHEN, CHAO HSUING , 王琳松 , WANG, LING SUNG , 林其諺 , LIN, CHI YEN
IPC分类号： H01L21/3065 , H01L21/205
CPC分类号： H01L29/36 , H01L21/02587 , H01L22/12 , H01L22/20 , H01L29/0684 , H01L29/16
-
公开(公告)号：TW201919204A
公开(公告)日：2019-05-16
申请号：TW107131178
申请日：2018-09-05
发明人： 葛貝夫 辛格 , SINGH, GULBAGH , 蔡舜麒 , TSAI, SHUN CHI , 李智銘 , LEE, CHIH MING , 林其諺 , LIN, CHI YEN , 羅國鴻 , LO, KUO HUNG
IPC分类号： H01L27/11
CPC分类号： H01L27/1104 , G11C11/412 , H01L21/823475 , H01L27/0207 , H01L29/0649 , H01L29/4238
摘要： 一積體電路結構包含半導體基材、主動區域、閘電極以及毗連接觸。此主動區域朝向第一方向，且具有至少一個齒狀部位，此齒狀部位在半導體基材中沿著第二方向延伸。此閘電極覆蓋在主動區域上，並沿著第二方向延伸。毗連接觸具有位於閘電極上方的第一部位及位於主動區域上方的第二部位。毗連接觸的第二部位的一部分著陸於齒狀部位上。
简体摘要： 一集成电路结构包含半导体基材、主动区域、闸电极以及毗连接触。此主动区域朝向第一方向，且具有至少一个齿状部位，此齿状部位在半导体基材中沿着第二方向延伸。此闸电极覆盖在主动区域上，并沿着第二方向延伸。毗连接触具有位于闸电极上方的第一部位及位于主动区域上方的第二部位。毗连接触的第二部位的一部分着陆于齿状部位上。
-
公开(公告)号：TW201839870A
公开(公告)日：2018-11-01
申请号：TW106131634
申请日：2017-09-14
发明人： 葛貝夫 辛格 , SINGH, GULBAGH , 李智銘 , LEE, CHIH MING , 林其諺 , LIN, CHI YEN , 郭文昌 , KUO, WEN CHANG , 劉洲宗 , LIU, CHOU TSUNG
IPC分类号： H01L21/60
摘要： 一種半導體裝置的製造方法包含形成第一接觸襯墊及第二接觸襯墊在第一鈍化層上、沉積第一緩衝層在第一接觸襯墊及第二接觸襯墊上，以及沉積第二緩衝層在第一緩衝層及第二接觸襯墊上。第一接觸襯墊係在電路區域內，且第二接觸襯墊係在非電路區域內。第二接觸襯墊之邊緣係被暴露，而第一接觸襯墊之周圍及第二接觸襯墊之邊緣係被第一緩衝層覆蓋。
简体摘要： 一种半导体设备的制造方法包含形成第一接触衬垫及第二接触衬垫在第一钝化层上、沉积第一缓冲层在第一接触衬垫及第二接触衬垫上，以及沉积第二缓冲层在第一缓冲层及第二接触衬垫上。第一接触衬垫系在电路区域内，且第二接触衬垫系在非电路区域内。第二接触衬垫之边缘系被暴露，而第一接触衬垫之周围及第二接触衬垫之边缘系被第一缓冲层覆盖。
-
公开(公告)号：TWI691090B
公开(公告)日：2020-04-11
申请号：TW107141864
申请日：2018-11-23
发明人： 辛格 古爾巴格 , SINGH, GULBAGH , 李智銘 , LEE, CHIH MING , 劉承祖 , LIU, CHENG TSU , 李晨豪 , LI, CHEN HAO , 林其諺 , LIN, CHI YEN
IPC分类号： H01L29/788 , H01L27/11539
-
公开(公告)号：TW201334184A
公开(公告)日：2013-08-16
申请号：TW101116458
申请日：2012-05-09
发明人： 陳昭雄 , CHEN, CHAO HSUING , 王琳松 , WANG, LING SUNG , 林其諺 , LIN, CHI YEN
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/7848 , H01L21/02532 , H01L21/0257 , H01L21/02579 , H01L21/02639 , H01L29/0847 , H01L29/167 , H01L29/66628 , H01L29/66636
摘要： 本發明提供之半導體元件系統、結構、及方法中，源極/汲極之矽鍺應力源材料可克服摻質向外擴散的問題。在一實施例中，半導體基板具有閘極結構，且源極區與汲極區之凹陷部份係形成於閘極結構的相反兩側上。摻雜的應力源可埋置源極區與汲極區的凹陷部份中，而未摻雜之應力源、輕摻雜之應力源、重摻雜之應力源、與蓋層的多層結構係以原位磊晶製程形成。在另一實施例中，摻雜的應力材料為摻雜硼的磊晶矽鍺。在另一實施例中，可形成額外的未摻雜應力材料層。
简体摘要： 本发明提供之半导体组件系统、结构、及方法中，源极/汲极之硅锗应力源材料可克服掺质向外扩散的问题。在一实施例中，半导体基板具有闸极结构，且源极区与汲极区之凹陷部份系形成于闸极结构的相反两侧上。掺杂的应力源可埋置源极区与汲极区的凹陷部份中，而未掺杂之应力源、轻掺杂之应力源、重掺杂之应力源、与盖层的多层结构系以原位磊晶制程形成。在另一实施例中，掺杂的应力材料为掺杂硼的磊晶硅锗。在另一实施例中，可形成额外的未掺杂应力材料层。
-
公开(公告)号：TWI545761B
公开(公告)日：2016-08-11
申请号：TW101116458
申请日：2012-05-09
发明人： 陳昭雄 , CHEN, CHAO HSUING , 王琳松 , WANG, LING SUNG , 林其諺 , LIN, CHI YEN
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/7848 , H01L21/02532 , H01L21/0257 , H01L21/02579 , H01L21/02639 , H01L29/0847 , H01L29/167 , H01L29/66628 , H01L29/66636
-
公开(公告)号：TWI517237B
公开(公告)日：2016-01-11
申请号：TW103109370
申请日：2014-03-14
发明人： 陳昭雄 , CHEN, CHAO HSUING , 王琳松 , WANG, LING SUNG , 林其諺 , LIN, CHI YEN
IPC分类号： H01L21/306 , H01L29/78
CPC分类号： H01L29/66636 , H01L21/02529 , H01L21/02532 , H01L21/26506 , H01L21/30604 , H01L29/045 , H01L29/0847 , H01L29/1608 , H01L29/165 , H01L29/7848
-
公开(公告)号：TW201438093A
公开(公告)日：2014-10-01
申请号：TW103109370
申请日：2014-03-14
发明人： 陳昭雄 , CHEN, CHAO HSUING , 王琳松 , WANG, LING SUNG , 林其諺 , LIN, CHI YEN
IPC分类号： H01L21/306 , H01L29/78
CPC分类号： H01L29/66636 , H01L21/02529 , H01L21/02532 , H01L21/26506 , H01L21/30604 , H01L29/045 , H01L29/0847 , H01L29/1608 , H01L29/165 , H01L29/7848
摘要： 本發明之某些實施例關於方法與裝置以達應力通道。藉由蝕刻基板產生凹陷，可控制源極與汲極凹陷的體積。接著以含硼摻質摻雜凹陷的下表面，以形成非等向蝕刻停止層並扭曲下表面的結晶結構。接著非等向蝕刻凹陷。非等向蝕刻停止層可阻擋非等向蝕刻，因此非等向蝕刻後的凹陷具有實質上平坦的下表面。接著將應力誘導材料填入源極與汲極凹陷，以產生應力通道。
简体摘要： 本发明之某些实施例关于方法与设备以达应力信道。借由蚀刻基板产生凹陷，可控制源极与汲极凹陷的体积。接着以含硼掺质掺杂凹陷的下表面，以形成非等向蚀刻停止层并扭曲下表面的结晶结构。接着非等向蚀刻凹陷。非等向蚀刻停止层可阻挡非等向蚀刻，因此非等向蚀刻后的凹陷具有实质上平坦的下表面。接着将应力诱导材料填入源极与汲极凹陷，以产生应力信道。
-
公开(公告)号：TW201417177A
公开(公告)日：2014-05-01
申请号：TW102134693
申请日：2013-09-26
发明人： 陳昭雄 , CHEN, CHAO HSUING , 王琳松 , WANG, LING SUNG , 林其諺 , LIN, CHI YEN
IPC分类号： H01L21/3065 , H01L21/205
CPC分类号： H01L29/36 , H01L21/02587 , H01L22/12 , H01L22/20 , H01L29/0684 , H01L29/16
摘要： 本發明提供一或多種技術或系統，以控制半導體區域之表面的輪廓。在一些實施例中，將蝕刻/沉積比設定為小於1，以形成半導體之該區域。例如，當蝕刻/沉積比小於1，蝕刻/沉積比之蝕刻速率小於沉積速率，因此，於該區域中進行”成長”。在一些實施例中，將蝕刻/沉積比後續設定為大於1。例如，當蝕刻/沉積比大於1，蝕刻/沉積比之蝕刻速率大於沉積速率，因此，於該區域中進行”蝕刻”。本發明藉由此方法於該區域提供平滑的表面輪廓，其至少是因為將蝕刻/沉積比設定大於1對於至少部分成長區域進行回蝕刻。
简体摘要： 本发明提供一或多种技术或系统，以控制半导体区域之表面的轮廓。在一些实施例中，将蚀刻/沉积比设置为小于1，以形成半导体之该区域。例如，当蚀刻/沉积比小于1，蚀刻/沉积比之蚀刻速率小于沉积速率，因此，于该区域中进行”成长”。在一些实施例中，将蚀刻/沉积比后续设置为大于1。例如，当蚀刻/沉积比大于1，蚀刻/沉积比之蚀刻速率大于沉积速率，因此，于该区域中进行”蚀刻”。本发明借由此方法于该区域提供平滑的表面轮廓，其至少是因为将蚀刻/沉积比设置大于1对于至少部分成长区域进行回蚀刻。
-
-
-
-
-
-
-
-
搜索结果
9 条记录 (耗时 0.02 秒)
